JPH1166046A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH1166046A JPH1166046A JP21721097A JP21721097A JPH1166046A JP H1166046 A JPH1166046 A JP H1166046A JP 21721097 A JP21721097 A JP 21721097A JP 21721097 A JP21721097 A JP 21721097A JP H1166046 A JPH1166046 A JP H1166046A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- stored
- element number
- vector register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】主記憶手段からベクトル・レジスタへのベクト
ルロード命令の実行回数を削減することによりベクトル
演算処理の高速化をはかるようにしたベクトル処理装置
を提供すること。 【解決手段】主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトル演算手段１２を具備するベクトル処理
装置において、ベクトル・レジスタＶＲ１に保持されて
いる要素を読み出し、これを要素番号の方向に移動して
ベクトル・レジスタＶＲ２の異なる要素番号に格納する
ベクトル制御手段を具備したことを特徴とする。
ルロード命令の実行回数を削減することによりベクトル
演算処理の高速化をはかるようにしたベクトル処理装置
を提供すること。 【解決手段】主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトル演算手段１２を具備するベクトル処理
装置において、ベクトル・レジスタＶＲ１に保持されて
いる要素を読み出し、これを要素番号の方向に移動して
ベクトル・レジスタＶＲ２の異なる要素番号に格納する
ベクトル制御手段を具備したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はベクトル処理装置に
係り、特に主記憶からベクトル・レジスタへのベクトル
ロード命令の実行回数を削減することによりベクトル演
算の高速化をはかるものである。
係り、特に主記憶からベクトル・レジスタへのベクトル
ロード命令の実行回数を削減することによりベクトル演
算の高速化をはかるものである。
【０００２】
【従来の技術】ベクトル処理装置においてベクトル演算
を行う場合、図５に示す如く、主記憶１００上のデータ
をベクトル部１０１のベクトル・レジスタ部１１０のベ
クトル・レジスタＶＲ１、ＶＲ２にベクトルロードする
ことが必要である。主記憶１００上のデータをベクトル
・レジスタ部１１０のベクトル・レジスタＶＲ１、ＶＲ
２に格納する際に、ベクトル・アクセス・パイプ１１１
を使用してベクトルロード命令を実行する。この場合、
アドレスが１ワードずれた配列をベクトル・レジスタ１
１０にロードする場合でも２回のベクトルロード命令を
実行していた。
を行う場合、図５に示す如く、主記憶１００上のデータ
をベクトル部１０１のベクトル・レジスタ部１１０のベ
クトル・レジスタＶＲ１、ＶＲ２にベクトルロードする
ことが必要である。主記憶１００上のデータをベクトル
・レジスタ部１１０のベクトル・レジスタＶＲ１、ＶＲ
２に格納する際に、ベクトル・アクセス・パイプ１１１
を使用してベクトルロード命令を実行する。この場合、
アドレスが１ワードずれた配列をベクトル・レジスタ１
１０にロードする場合でも２回のベクトルロード命令を
実行していた。
【０００３】例えば下記のＤＯループ１０ ＤＯ １０ Ｉ＝１、１００ Ａ（Ｉ）＝Ｂ（Ｉ）＋Ｂ（Ｉ＋１） １０ ＣＯＮＴＩＮＵＥ を実行する場合のように、同一配列Ｂで１ワードずれた
場合でも、２回主記憶アクセスを行うことが必要であっ
た。
場合でも、２回主記憶アクセスを行うことが必要であっ
た。
【０００４】なお上記ＤＯループ１０のプログラムは、
下記の演算を行うことを示すものである。 Ａ（１）＝Ｂ（１）＋Ｂ（２） ・・・・（１） Ａ（２）＝Ｂ（２）＋Ｂ（３） ・・・・（２） Ａ（３）＝Ｂ（３）＋Ｂ（４） ・・・・（３） ・ ・ ・ Ａ（１００）＝Ｂ（１００）＋Ｂ（１０１） ・・・（１００） このプログラムを実行するとき、第１回目のベクトルロ
ード命令により右側の項のうちの１番目の要素Ｂ
（１）、Ｂ（２）・・・Ｂ（１００）を主記憶１００か
らベクトル・レジスタ部１１０のベクトル・レジスタＶ
Ｒ１に格納する。それから第２回目のベクトルロード命
令により２番目の要素Ｂ（２）、Ｂ（３）・・・Ｂ（１
０１）を主記憶１００からベクトル・レジスタＶＲ２に
格納する。
下記の演算を行うことを示すものである。 Ａ（１）＝Ｂ（１）＋Ｂ（２） ・・・・（１） Ａ（２）＝Ｂ（２）＋Ｂ（３） ・・・・（２） Ａ（３）＝Ｂ（３）＋Ｂ（４） ・・・・（３） ・ ・ ・ Ａ（１００）＝Ｂ（１００）＋Ｂ（１０１） ・・・（１００） このプログラムを実行するとき、第１回目のベクトルロ
ード命令により右側の項のうちの１番目の要素Ｂ
（１）、Ｂ（２）・・・Ｂ（１００）を主記憶１００か
らベクトル・レジスタ部１１０のベクトル・レジスタＶ
Ｒ１に格納する。それから第２回目のベクトルロード命
令により２番目の要素Ｂ（２）、Ｂ（３）・・・Ｂ（１
０１）を主記憶１００からベクトル・レジスタＶＲ２に
格納する。
【０００５】そしてベクトル演算器１１２により上記各
式の演算を行い、その演算結果をベクトル・レジスタＶ
Ｒ３に順次格納する。なお、図５において１０２はスカ
ラ部、１１３はベクトル命令制御部である。
式の演算を行い、その演算結果をベクトル・レジスタＶ
Ｒ３に順次格納する。なお、図５において１０２はスカ
ラ部、１１３はベクトル命令制御部である。
【０００６】
【発明が解決しようとする課題】前記の如くベクトル演
算を行うとき、ベクトル・レジスタＶＲ２に格納される
各要素Ｂ（２）、Ｂ（３）・・・Ｂ（１０１）が、ベク
トル・レジスタＶＲ１に格納されている各要素Ｂ
（１）、Ｂ（２）・・・Ｂ（１００）と、主記憶１００
上で１ワードしかずれていない配置の場合であっても、
ベクトル・アクセス・パイプ１１１が主記憶に対するア
クセスを２回行うことが必要であり、このため演算速度
が遅くなり、性能低下の原因となっていた。
算を行うとき、ベクトル・レジスタＶＲ２に格納される
各要素Ｂ（２）、Ｂ（３）・・・Ｂ（１０１）が、ベク
トル・レジスタＶＲ１に格納されている各要素Ｂ
（１）、Ｂ（２）・・・Ｂ（１００）と、主記憶１００
上で１ワードしかずれていない配置の場合であっても、
ベクトル・アクセス・パイプ１１１が主記憶に対するア
クセスを２回行うことが必要であり、このため演算速度
が遅くなり、性能低下の原因となっていた。
【０００７】即ち、前記ＤＯループ１０の命令を実行す
るとき、ベクトル命令制御部１１３はベクトル・アクセ
ス・パイプ１１１に対し、第１回目のベクトルロード命
令を発行する。これによりベクトル・アクセス・パイプ
１１１が主記憶１００から配列Ｂの要素（Ｉ）（Ｉ＝１
〜１００）を読み出してベクトル・レジスタＶＲ１に格
納する。このとき格納される対象は、Ｂ（１）〜Ｂ（１
００）の１００要素でありＶＲ１（１）〜ＶＲ１（１０
０）に格納される。
るとき、ベクトル命令制御部１１３はベクトル・アクセ
ス・パイプ１１１に対し、第１回目のベクトルロード命
令を発行する。これによりベクトル・アクセス・パイプ
１１１が主記憶１００から配列Ｂの要素（Ｉ）（Ｉ＝１
〜１００）を読み出してベクトル・レジスタＶＲ１に格
納する。このとき格納される対象は、Ｂ（１）〜Ｂ（１
００）の１００要素でありＶＲ１（１）〜ＶＲ１（１０
０）に格納される。
【０００８】次に第２回目のベクトルロード命令が発行
され、ベクトル・アクセス・パイプ１１１はＢ（Ｉ＋
１）を読み出し、ベクトル・レジスタＶＲ２に格納す
る。このとき格納される対象はＢ（２）〜Ｂ（１０１）
の１００要素であり、ＶＲ２（１）〜ＶＲ２（１００）
にそれぞれ格納される。
され、ベクトル・アクセス・パイプ１１１はＢ（Ｉ＋
１）を読み出し、ベクトル・レジスタＶＲ２に格納す
る。このとき格納される対象はＢ（２）〜Ｂ（１０１）
の１００要素であり、ＶＲ２（１）〜ＶＲ２（１００）
にそれぞれ格納される。
【０００９】引続き、ベクトル・レジスタＶＲ１とＶＲ
２が読み出され、ベクトル演算器１１２でベクトル加算
が実行され、結果がベクトル・レジスタＶＲ３に格納さ
れる。そしてこのＶＲ３に格納された結果を主記憶１０
０上の配列Ａ（Ｉ）に格納して、このＤＯループの処理
が終了する。
２が読み出され、ベクトル演算器１１２でベクトル加算
が実行され、結果がベクトル・レジスタＶＲ３に格納さ
れる。そしてこのＶＲ３に格納された結果を主記憶１０
０上の配列Ａ（Ｉ）に格納して、このＤＯループの処理
が終了する。
【００１０】一般にベクトル・レジスタは主記憶から遠
く、ベクトル・アクセス・パイプの性能は低い。このた
め２回ベクトルロードを実行することは大きいオーバヘ
ッドとなり、性能低下の原因となる。
く、ベクトル・アクセス・パイプの性能は低い。このた
め２回ベクトルロードを実行することは大きいオーバヘ
ッドとなり、性能低下の原因となる。
【００１１】したがって本発明の目的はこのようなアク
セス回数を減少して演算速度の向上を図るベクトル処理
装置を提供することである。
セス回数を減少して演算速度の向上を図るベクトル処理
装置を提供することである。
【００１２】
【課題を解決するための手段】前記目的を達成するため
の本発明の構成を図１に示す。図１において、１は主記
憶、２はベクトル部、３はスカラ部、１０はベクトル・
レジスタ部、１１はベクトル・アクセス・パイプ、１２
はベクトル演算器、１３はベクトル命令制御部である。
ベクトル命令制御部１３は、図１に示す如く、例えば配
列レジスタ番号ＶＲ１に格納された要素を配列レジスタ
番号ＶＲ２にスライドすることができる。前記本発明の
目的は、各請求項に記載された発明により達成される。
の本発明の構成を図１に示す。図１において、１は主記
憶、２はベクトル部、３はスカラ部、１０はベクトル・
レジスタ部、１１はベクトル・アクセス・パイプ、１２
はベクトル演算器、１３はベクトル命令制御部である。
ベクトル命令制御部１３は、図１に示す如く、例えば配
列レジスタ番号ＶＲ１に格納された要素を配列レジスタ
番号ＶＲ２にスライドすることができる。前記本発明の
目的は、各請求項に記載された発明により達成される。
【００１３】請求項１に記載された本発明のベクトル処
理装置では、主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトル演算手段１２を具備するベクトル処理
装置において、ベクトル・レジスタに保持されている要
素を読み出し、これを要素番号の方向に移動してベクト
ル・レジスタの異なる要素番号区分に格納するベクトル
制御手段を具備したことを特徴とする。
理装置では、主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトル演算手段１２を具備するベクトル処理
装置において、ベクトル・レジスタに保持されている要
素を読み出し、これを要素番号の方向に移動してベクト
ル・レジスタの異なる要素番号区分に格納するベクトル
制御手段を具備したことを特徴とする。
【００１４】請求項２に記載された本発明のベクトル処
理装置では、主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトルマスクレジスタ手段と、ベクトル演算
手段１２を具備するベクトル処理装置において、ベクト
ル・レジスタに保持されている要素を読み出し、これを
要素番号の方向に移動してベクトル・レジスタの異なる
要素番号に格納するとき、要素番号の方向に移動したと
きのベクトルマスクレジスタの対応するビットが「１」
または「０」のいずれか一方の特定値である要素につい
てのみ格納を行うことを特徴とする。
理装置では、主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトルマスクレジスタ手段と、ベクトル演算
手段１２を具備するベクトル処理装置において、ベクト
ル・レジスタに保持されている要素を読み出し、これを
要素番号の方向に移動してベクトル・レジスタの異なる
要素番号に格納するとき、要素番号の方向に移動したと
きのベクトルマスクレジスタの対応するビットが「１」
または「０」のいずれか一方の特定値である要素につい
てのみ格納を行うことを特徴とする。
【００１５】請求項３に記載された本発明のベクトル処
理装置では、請求項１において、前記要素番号が１つ増
加又は減少する方向に要素を格納することを特徴とす
る。請求項４に記載された本発明のベクトル処理装置で
は、請求項１において、ベクトル・アクセス・パイプ１
１を使用せず、ベクトル・アクセス・パイプとは独立に
並行してベクトルスライドを実行することを特徴とす
る。
理装置では、請求項１において、前記要素番号が１つ増
加又は減少する方向に要素を格納することを特徴とす
る。請求項４に記載された本発明のベクトル処理装置で
は、請求項１において、ベクトル・アクセス・パイプ１
１を使用せず、ベクトル・アクセス・パイプとは独立に
並行してベクトルスライドを実行することを特徴とす
る。
【００１６】請求項５に記載された本発明のベクトル処
理装置では、請求項３において、前記ベクトル・レジス
タ手段１０が複数のブロックにより構成され、通常のベ
クトル演算においては各ブロックが独立に動作し、ベク
トル総和演算等の要素間の演算のために各ブロック間に
専用データバスを設け、この専用データバスを用いてブ
ロック間で要素の転送を行うことを特徴とする。
理装置では、請求項３において、前記ベクトル・レジス
タ手段１０が複数のブロックにより構成され、通常のベ
クトル演算においては各ブロックが独立に動作し、ベク
トル総和演算等の要素間の演算のために各ブロック間に
専用データバスを設け、この専用データバスを用いてブ
ロック間で要素の転送を行うことを特徴とする。
【００１７】請求項６に記載された本発明のベクトル処
理装置では、主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトル演算手段１２を具備するベクトル処理
装置において、ベクトル・レジスタに保持されている要
素を読み出し、これを要素番号の方向に移動してベクト
ル・レジスタの異なる要素番号に格納するベクトルスラ
イド手段を具備し、ベクトル演算手段を使用せず、ベク
トル演算手段とは独立に並行してベクトルスライド処理
を実行することを特徴とする。
理装置では、主記憶手段１と、ベクトル・レジスタ手段
１０と、ベクトル演算手段１２を具備するベクトル処理
装置において、ベクトル・レジスタに保持されている要
素を読み出し、これを要素番号の方向に移動してベクト
ル・レジスタの異なる要素番号に格納するベクトルスラ
イド手段を具備し、ベクトル演算手段を使用せず、ベク
トル演算手段とは独立に並行してベクトルスライド処理
を実行することを特徴とする。
【００１８】そしてこれにより次の如き作用効果を奏す
る。 （１）ベクトル・レジスタに保持されている要素を読み
出し、これを要素番号の方向に移動してベクトル・レジ
スタの異なる要素番号区分に格納するベクトルスライド
処理を行うことにより、ベクトルロード命令の回数が従
来の２回から１回に削減され、高速ベクトル処理が実現
できる。
る。 （１）ベクトル・レジスタに保持されている要素を読み
出し、これを要素番号の方向に移動してベクトル・レジ
スタの異なる要素番号区分に格納するベクトルスライド
処理を行うことにより、ベクトルロード命令の回数が従
来の２回から１回に削減され、高速ベクトル処理が実現
できる。
【００１９】（２）マスクレジスタを使用する場合でも
ベクトルロード命令の回数が削減され、高速ベクトル処
理が実現できる。 （３）要素番号が１つ増加又は減少する方向に要素をス
ライド処理により格納するので、１ワードずれた配列を
１回のベクトルロード命令により可能となり、ベクトル
ロード命令の回数を削減し、高速ベクトル処理ができ
る。しかもスライド処理制御のためのハード機構が簡単
になり、制御も容易なものとなる。
ベクトルロード命令の回数が削減され、高速ベクトル処
理が実現できる。 （３）要素番号が１つ増加又は減少する方向に要素をス
ライド処理により格納するので、１ワードずれた配列を
１回のベクトルロード命令により可能となり、ベクトル
ロード命令の回数を削減し、高速ベクトル処理ができ
る。しかもスライド処理制御のためのハード機構が簡単
になり、制御も容易なものとなる。
【００２０】（４）ベクトル・アクセス・パイプを使用
せずにベクトル・アクセス・パイプとは独立に並行して
ベクトルスライドを実行することができるので、メモリ
アクセスを行いながらスライド処理を行うことができ、
高速ベクトル処理ができる。
せずにベクトル・アクセス・パイプとは独立に並行して
ベクトルスライドを実行することができるので、メモリ
アクセスを行いながらスライド処理を行うことができ、
高速ベクトル処理ができる。
【００２１】（５）ベクトル・レジスタ手段が複数のブ
ロックにより構成されているときでも、従来から設けら
れている専用データバスを用いて要素の転送が可能とな
り、転送用の特別のピンを設ける必要なく、ベクトルロ
ード命令の回数を削減するとともに、高速ベクトル処理
ができる。
ロックにより構成されているときでも、従来から設けら
れている専用データバスを用いて要素の転送が可能とな
り、転送用の特別のピンを設ける必要なく、ベクトルロ
ード命令の回数を削減するとともに、高速ベクトル処理
ができる。
【００２２】（６）専用のベクトルスライド手段を設け
たので、ベクトル演算手段とは独立に並行してスライド
処理を実行することができるので、スライド処理とベク
トル演算とを同時に行うことができ、高速ベクトル処理
ができる。
たので、ベクトル演算手段とは独立に並行してスライド
処理を実行することができるので、スライド処理とベク
トル演算とを同時に行うことができ、高速ベクトル処理
ができる。
【００２３】
【発明の実施の形態】本発明の一実施の形態を図１にも
とづき説明する。図１において、１は主記憶、２はベク
トル部、３はスカラ部、１０はベクトル・レジスタ部、
１１はベクトル・アクセス・パイプ、１２はベクトル演
算器、１３はベクトル命令制御部である。
とづき説明する。図１において、１は主記憶、２はベク
トル部、３はスカラ部、１０はベクトル・レジスタ部、
１１はベクトル・アクセス・パイプ、１２はベクトル演
算器、１３はベクトル命令制御部である。
【００２４】主記憶１は、ベクトル処理装置を動作する
各種のデータが記憶されるものであって、ベクトル演算
されるべき配列の各要素が格納されたり、演算結果が格
納されたり、ベクトル部２が実行すべき命令等が格納さ
れるものである。
各種のデータが記憶されるものであって、ベクトル演算
されるべき配列の各要素が格納されたり、演算結果が格
納されたり、ベクトル部２が実行すべき命令等が格納さ
れるものである。
【００２５】ベクトル部２は、主記憶１に格納されたデ
ータにベクトル演算を行い、その演算結果を主記憶１に
格納するものであって、ベクトル・レジスタ部１０、ベ
クトル・アクセス・パイプ１１、ベクトル演算器１２、
ベクトル命令制御部１３等を具備している。
ータにベクトル演算を行い、その演算結果を主記憶１に
格納するものであって、ベクトル・レジスタ部１０、ベ
クトル・アクセス・パイプ１１、ベクトル演算器１２、
ベクトル命令制御部１３等を具備している。
【００２６】スカラ部３は主記憶１から命令を読み出
し、これを解読してスカラ命令かベクトル命令かを識別
し、スカラ命令であればこれを実行し、ベクトル命令で
あればこれをベクトル命令制御部１３に送出する。
し、これを解読してスカラ命令かベクトル命令かを識別
し、スカラ命令であればこれを実行し、ベクトル命令で
あればこれをベクトル命令制御部１３に送出する。
【００２７】ベクトル・レジスタ部１０は、ベクトル演
算器１２でベクトル演算されるべき配列要素及びベクト
ル演算結果得られた配列要素を一時保持するものであ
り、主記憶１から読み出された配列Ｂの各要素Ｂ
（１）、Ｂ（２）・・・Ｂ（１０１）が格納されるベク
トル・レジスタＶＲ１と、ベクトル・レジスタＶＲ１の
要素の一部Ｂ（２）、Ｂ（３）・・・Ｂ（１０１）がス
ライド格納されるベクトル・レジスタＶＲ２と、ベクト
ル・レジスタＶＲ１とベクトル・レジスタＶＲ２との各
要素のベクトル演算結果が格納されるベクトル・レジス
タＶＲ３等を具備している。
算器１２でベクトル演算されるべき配列要素及びベクト
ル演算結果得られた配列要素を一時保持するものであ
り、主記憶１から読み出された配列Ｂの各要素Ｂ
（１）、Ｂ（２）・・・Ｂ（１０１）が格納されるベク
トル・レジスタＶＲ１と、ベクトル・レジスタＶＲ１の
要素の一部Ｂ（２）、Ｂ（３）・・・Ｂ（１０１）がス
ライド格納されるベクトル・レジスタＶＲ２と、ベクト
ル・レジスタＶＲ１とベクトル・レジスタＶＲ２との各
要素のベクトル演算結果が格納されるベクトル・レジス
タＶＲ３等を具備している。
【００２８】ベクトル・アクセス・パイプ１１は、主記
憶１に対してベクトル要素をロードしたり、ストアする
ものであって、ロードの場合にはアクセス先のアドレス
計算を行ったり、主記憶１に対してロード要求を発行
し、これにより主記憶１から読み出された各要素を取り
出してベクトル・レジスタ部１０に送出する。またスト
アの場合はアクセス先のアドレス計算を行い、主記憶１
に対しストア要求を発行し、ストアすべき各要素を主記
憶１に送出してこれらをストアするものである。
憶１に対してベクトル要素をロードしたり、ストアする
ものであって、ロードの場合にはアクセス先のアドレス
計算を行ったり、主記憶１に対してロード要求を発行
し、これにより主記憶１から読み出された各要素を取り
出してベクトル・レジスタ部１０に送出する。またスト
アの場合はアクセス先のアドレス計算を行い、主記憶１
に対しストア要求を発行し、ストアすべき各要素を主記
憶１に送出してこれらをストアするものである。
【００２９】ベクトル演算器１２は、ベクトル・レジス
タＶＲ１とＶＲ２の同一の要素番号の要素をそれぞれ読
み出して演算を行い、演算結果をベクトル・レジスタＶ
Ｒ３の同一要素番号の区分に格納処理を行ったり、本発
明の特徴とするスライド処理を行うものである。
タＶＲ１とＶＲ２の同一の要素番号の要素をそれぞれ読
み出して演算を行い、演算結果をベクトル・レジスタＶ
Ｒ３の同一要素番号の区分に格納処理を行ったり、本発
明の特徴とするスライド処理を行うものである。
【００３０】このスライド処理は、ベクトル・レジスタ
ＶＲ１から要素Ｂ（１）、Ｂ（２）・・・Ｂ（１０１）
を読み出し、要素を、その番号が１つ減る方向の要素番
号としてベクトル・レジスタＶＲ２に格納するものであ
る。即ちベクトル・レジスタＶＲ１の要素番号２の要素
Ｂ（２）は、２−１＝１つまりベクトル・レジスタＶＲ
２の要素番号１の要素として格納され、ベクトル・レジ
スタＶＲ１の要素番号３の要素Ｂ（３）はベクトル・レ
ジスタＶＲ２の要素番号２の要素として格納され、ベク
トル・レジスタＶＲ１の要素番号１０１の要素Ｂ（１０
１）はベクトル・レジスタＶＲ２の要素番号１００の要
素として格納される。これにより図１に示すベクトル・
レジスタＶＲ１の要素が、矢印に示す如く、ベクトル・
レジスタＶＲ２の１つ減る方向に要素番号がずらして格
納されることになる。
ＶＲ１から要素Ｂ（１）、Ｂ（２）・・・Ｂ（１０１）
を読み出し、要素を、その番号が１つ減る方向の要素番
号としてベクトル・レジスタＶＲ２に格納するものであ
る。即ちベクトル・レジスタＶＲ１の要素番号２の要素
Ｂ（２）は、２−１＝１つまりベクトル・レジスタＶＲ
２の要素番号１の要素として格納され、ベクトル・レジ
スタＶＲ１の要素番号３の要素Ｂ（３）はベクトル・レ
ジスタＶＲ２の要素番号２の要素として格納され、ベク
トル・レジスタＶＲ１の要素番号１０１の要素Ｂ（１０
１）はベクトル・レジスタＶＲ２の要素番号１００の要
素として格納される。これにより図１に示すベクトル・
レジスタＶＲ１の要素が、矢印に示す如く、ベクトル・
レジスタＶＲ２の１つ減る方向に要素番号がずらして格
納されることになる。
【００３１】なお、図１に示す例は、ベクトル・レジス
タＶＲ１から要素番号が１つ減る方向にずらしてベクト
ル・レジスタＶＲ２に格納されるものであるが、スライ
ド処理はこれに限定されるものではなく、スライドされ
る量は１のみに限定されるものではなく２以上の任意の
整数が選択されるものであり、また方向も減る方向のみ
ならず要素番号の増加する方向にスライドすることもで
きる。
タＶＲ１から要素番号が１つ減る方向にずらしてベクト
ル・レジスタＶＲ２に格納されるものであるが、スライ
ド処理はこれに限定されるものではなく、スライドされ
る量は１のみに限定されるものではなく２以上の任意の
整数が選択されるものであり、また方向も減る方向のみ
ならず要素番号の増加する方向にスライドすることもで
きる。
【００３２】ベクトル命令制御部１３は、スカラ部３か
らベクトル命令を受け取ったときこれを解読して、その
内容に応じてベクトル・レジスタ１０、ベクトル・アク
セス・パイプ１１、ベクトル演算器１２等に対し選択的
に制御指示を与えるものである。
らベクトル命令を受け取ったときこれを解読して、その
内容に応じてベクトル・レジスタ１０、ベクトル・アク
セス・パイプ１１、ベクトル演算器１２等に対し選択的
に制御指示を与えるものである。
【００３３】次に、図１に示す本発明の一実施の形態に
対する動作を、前記ＤＯループ１０の命令を実行する場
合について説明する。図示省略したコンパイラが、前記
ＤＯループ１０の命令全体を認識することにより、これ
がベクトル命令であり、その演算に必要な要素は配列Ｂ
のＢ（１）〜Ｂ（１０１）であること、そしてこれらの
要素Ｂ（１）〜Ｂ（１０１）により前記（１）式〜（１
００）式の演算を行うこと、またベクトル・レジスタＶ
Ｒ２に格納する要素は、ベクトル・レジスタＶＲ１に格
納された要素を１つ減る方向にスライドしてＶＲ２に格
納すればよいことを認識し、これらを実行する命令即ち
後述するステップ１〜ステップ３を実行する命令を作成
し、主記憶１に格納する。
対する動作を、前記ＤＯループ１０の命令を実行する場
合について説明する。図示省略したコンパイラが、前記
ＤＯループ１０の命令全体を認識することにより、これ
がベクトル命令であり、その演算に必要な要素は配列Ｂ
のＢ（１）〜Ｂ（１０１）であること、そしてこれらの
要素Ｂ（１）〜Ｂ（１０１）により前記（１）式〜（１
００）式の演算を行うこと、またベクトル・レジスタＶ
Ｒ２に格納する要素は、ベクトル・レジスタＶＲ１に格
納された要素を１つ減る方向にスライドしてＶＲ２に格
納すればよいことを認識し、これらを実行する命令即ち
後述するステップ１〜ステップ３を実行する命令を作成
し、主記憶１に格納する。
【００３４】（ステップ１）要素Ｂ（Ｉ）Ｉ＝１〜１０
１を主記憶１から取り出し、ベクトル・レジスタＶＲ１
に格納する。 （ステップ２）ベクトル・レジスタＶＲ１から要素Ｂ
（１）〜Ｂ（１０１）を読み出し、要素を要素番号が１
つ減る方向にずらしてベクトル・レジスタＶＲ２に格納
する。従って、ベクトル・レジスタＶＲ２の要素番号１
にはＢ（２）が格納され、要素番号２にはＢ（３）が格
納され・・・要素番号（Ｉ）にはＢ（Ｉ＋１）が格納さ
れ・・・要素番号１００にはＢ（１０１）が格納され
る。これにより主記憶１から要素Ｂ（２）〜Ｂ（１０
１）をＶＲ２に格納した場合と同じ結果が得られる。
１を主記憶１から取り出し、ベクトル・レジスタＶＲ１
に格納する。 （ステップ２）ベクトル・レジスタＶＲ１から要素Ｂ
（１）〜Ｂ（１０１）を読み出し、要素を要素番号が１
つ減る方向にずらしてベクトル・レジスタＶＲ２に格納
する。従って、ベクトル・レジスタＶＲ２の要素番号１
にはＢ（２）が格納され、要素番号２にはＢ（３）が格
納され・・・要素番号（Ｉ）にはＢ（Ｉ＋１）が格納さ
れ・・・要素番号１００にはＢ（１０１）が格納され
る。これにより主記憶１から要素Ｂ（２）〜Ｂ（１０
１）をＶＲ２に格納した場合と同じ結果が得られる。
【００３５】（ステップ３）ベクトル・レジスタＶＲ１
とＶＲ２をベクトル加算（Ｉ＝１〜１００）し、演算結
果をベクトル・レジスタＶＲ３に格納する。 従って、コンパイラが作成した命令をスカラ部３が主記
憶１から取り出し、これがベクトル命令であることが解
読されると、これらの命令はベクトル命令制御部１３に
送出される。
とＶＲ２をベクトル加算（Ｉ＝１〜１００）し、演算結
果をベクトル・レジスタＶＲ３に格納する。 従って、コンパイラが作成した命令をスカラ部３が主記
憶１から取り出し、これがベクトル命令であることが解
読されると、これらの命令はベクトル命令制御部１３に
送出される。
【００３６】まず前記ステップ１を実行するベクトルロ
ードがベクトル命令制御部１３からベクトル・アクセス
・パイプ１１に送出され、ベクトル・アクセス・パイプ
１１が主記憶１から配列Ｂの要素Ｂ（Ｉ）、（Ｉ＝１〜
１０１）を読み出してベクトル・レジスタＶＲ１に格納
する。このとき格納される対象はＢ（１）〜Ｂ（１０
１）の１０１要素であり、ベクトル・レジスタＶＲ１
（１）〜ＶＲ１（１０１）に格納される。
ードがベクトル命令制御部１３からベクトル・アクセス
・パイプ１１に送出され、ベクトル・アクセス・パイプ
１１が主記憶１から配列Ｂの要素Ｂ（Ｉ）、（Ｉ＝１〜
１０１）を読み出してベクトル・レジスタＶＲ１に格納
する。このとき格納される対象はＢ（１）〜Ｂ（１０
１）の１０１要素であり、ベクトル・レジスタＶＲ１
（１）〜ＶＲ１（１０１）に格納される。
【００３７】次にベクトル命令制御部１３は、前記ステ
ップ２を実行するベクトルスライド命令をベクトル演算
器１２に送出する。これによりベクトル演算器１２は、
ベクトル・レジスタＶＲ１から要素Ｂ（１）〜Ｂ（１０
１）を読み出し、その要素番号が１つ減る方向にずらし
てベクトル・レジスタＶＲ２に格納する。
ップ２を実行するベクトルスライド命令をベクトル演算
器１２に送出する。これによりベクトル演算器１２は、
ベクトル・レジスタＶＲ１から要素Ｂ（１）〜Ｂ（１０
１）を読み出し、その要素番号が１つ減る方向にずらし
てベクトル・レジスタＶＲ２に格納する。
【００３８】これにより、ベクトル・レジスタＶＲ１の
要素番号２に格納されていた要素Ｂ（２）はベクトル・
レジスタＶＲ２の要素番号１に格納され、ＶＲ１の要素
番号３に格納されていた要素Ｂ（３）はＶＲ２の要素番
号２に格納され、ＶＲ１の要素番号１０１に格納されて
いた要素Ｂ（１０１）はＶＲ２の要素番号１００に格納
される。即ち、ＶＲ１の要素番号Ｉに格納されていた要
素Ｂ（Ｉ）は、ＶＲ２の要素番号（Ｉ−１）に格納され
る。かくしてＶＲ１に格納された各データは１要素分上
位方向にシフトしてＶＲ２に格納される。
要素番号２に格納されていた要素Ｂ（２）はベクトル・
レジスタＶＲ２の要素番号１に格納され、ＶＲ１の要素
番号３に格納されていた要素Ｂ（３）はＶＲ２の要素番
号２に格納され、ＶＲ１の要素番号１０１に格納されて
いた要素Ｂ（１０１）はＶＲ２の要素番号１００に格納
される。即ち、ＶＲ１の要素番号Ｉに格納されていた要
素Ｂ（Ｉ）は、ＶＲ２の要素番号（Ｉ−１）に格納され
る。かくしてＶＲ１に格納された各データは１要素分上
位方向にシフトしてＶＲ２に格納される。
【００３９】このようにして、図１に示す如く、ＶＲ１
の要素Ｂ（２）〜Ｂ（１０１）がＶＲ２にスライドされ
ることになる。なお、ＶＲ１の要素番号１に格納されて
いた要素Ｂ（１）は、最初にＶＲ１から読み出されたと
き、そのスライド先がＶＲ２には存在しないので、この
読み出された要素Ｂ（１）は捨てられることになるが、
ＶＲ１にはそのまま要素Ｂ（１）が残っているので、演
算には何等の影響もない。
の要素Ｂ（２）〜Ｂ（１０１）がＶＲ２にスライドされ
ることになる。なお、ＶＲ１の要素番号１に格納されて
いた要素Ｂ（１）は、最初にＶＲ１から読み出されたと
き、そのスライド先がＶＲ２には存在しないので、この
読み出された要素Ｂ（１）は捨てられることになるが、
ＶＲ１にはそのまま要素Ｂ（１）が残っているので、演
算には何等の影響もない。
【００４０】引き続き、前記ステップ３を実行する命令
がベクトル命令制御部１３からベクトル演算器１２に送
出される。これによりベクトル・レジスタＶＲ１とＶＲ
２が読み出されてベクトル加算が実行され、その演算結
果がベクトル・レジスタＶＲ３に格納される。
がベクトル命令制御部１３からベクトル演算器１２に送
出される。これによりベクトル・レジスタＶＲ１とＶＲ
２が読み出されてベクトル加算が実行され、その演算結
果がベクトル・レジスタＶＲ３に格納される。
【００４１】それからベクトル命令制御部１３は、ベク
トル・アクセス・パイプ１１に対し演算結果格納命令を
送出する。これによりベクトル・アクセス・パイプ１１
は、ベクトル・レジスタＶＲ３に格納された演算結果を
主記憶１上の配列Ａ（Ｉ）に格納し、これにより前記Ｄ
Ｏループ１０のＤＯループの処理が終了する。
トル・アクセス・パイプ１１に対し演算結果格納命令を
送出する。これによりベクトル・アクセス・パイプ１１
は、ベクトル・レジスタＶＲ３に格納された演算結果を
主記憶１上の配列Ａ（Ｉ）に格納し、これにより前記Ｄ
Ｏループ１０のＤＯループの処理が終了する。
【００４２】このようにして、本発明は、図５に説明し
た従来例ではベクトルロード命令が２回発行されたのに
比べて、その実行に長時間を必要とするベクトルロード
命令の回数が１回ですみ、１回だけその回数を少なくす
ることができるため、オーバヘッドが小さく、高い性能
を実現することができる。
た従来例ではベクトルロード命令が２回発行されたのに
比べて、その実行に長時間を必要とするベクトルロード
命令の回数が１回ですみ、１回だけその回数を少なくす
ることができるため、オーバヘッドが小さく、高い性能
を実現することができる。
【００４３】図２に本発明の第２の実施の形態を説明す
る。図２において図１と同記号は同一部分を示し、１４
はベクトルスライド部である。ベクトルスライド部１４
は、ベクトル命令制御部１３からの指示にもとづき、前
記ステップ２等で説明したベクトルスライド処理を行う
ものである。このベクトルスライド部１４は、ベクトル
演算器１２とは独立に、並行してベクトルスライド処理
を実行することができる。
る。図２において図１と同記号は同一部分を示し、１４
はベクトルスライド部である。ベクトルスライド部１４
は、ベクトル命令制御部１３からの指示にもとづき、前
記ステップ２等で説明したベクトルスライド処理を行う
ものである。このベクトルスライド部１４は、ベクトル
演算器１２とは独立に、並行してベクトルスライド処理
を実行することができる。
【００４４】従って、ベクトル演算器１２で演算を行う
ことと並行してベクトルスライドを実行することができ
るので、ベクトル演算を高性能に行うことができる。本
発明の第３の実施の形態を図３にもとづき説明する。
ことと並行してベクトルスライドを実行することができ
るので、ベクトル演算を高性能に行うことができる。本
発明の第３の実施の形態を図３にもとづき説明する。
【００４５】ベクトル処理装置は、一般に複数のベクト
ル・レジスタ部と、複数のベクトル演算部で構成され
る。図３において、他図と同一記号は同一部を示し、ベ
クトル処理装置は、複数のベクトル・レジスタ・演算器
ブロック（以下ブロックという）２１、２２、２３、２
４で構成される。これらの各ブロックは同一構成であ
り、ブロック２２に代表的に例示されるように、ベクト
ル・レジスタ部１０とベクトル演算器１２を具備してい
る。
ル・レジスタ部と、複数のベクトル演算部で構成され
る。図３において、他図と同一記号は同一部を示し、ベ
クトル処理装置は、複数のベクトル・レジスタ・演算器
ブロック（以下ブロックという）２１、２２、２３、２
４で構成される。これらの各ブロックは同一構成であ
り、ブロック２２に代表的に例示されるように、ベクト
ル・レジスタ部１０とベクトル演算器１２を具備してい
る。
【００４６】ベクトル・レジスタ部１０は、図１に示す
如く、複数のベクトル・レジスタＶＲ１、ＶＲ２・・・
を具備し、ベクトル演算器１２は、ベクトル加算器１２
−１、ベクトル乗算器１２−２、ベクトル除算器１２−
３、全ブロックのベクトル・レジスタの要素の総和を求
める総和演算器１２−４、前記の如きスライド処理を行
うスライド機構１２−５等を具備している。
如く、複数のベクトル・レジスタＶＲ１、ＶＲ２・・・
を具備し、ベクトル演算器１２は、ベクトル加算器１２
−１、ベクトル乗算器１２−２、ベクトル除算器１２−
３、全ブロックのベクトル・レジスタの要素の総和を求
める総和演算器１２−４、前記の如きスライド処理を行
うスライド機構１２−５等を具備している。
【００４７】各ブロック２２に例示されるように、ブロ
ック毎にベクトル・レジスタ部１０とベクトル演算器１
２とは接続され、通常のベクトル演算においては、各ブ
ロック毎に並行して独立に動作可能であり、ブロック間
のデータ移動は通常発生しない。
ック毎にベクトル・レジスタ部１０とベクトル演算器１
２とは接続され、通常のベクトル演算においては、各ブ
ロック毎に並行して独立に動作可能であり、ブロック間
のデータ移動は通常発生しない。
【００４８】ところでベクトル処理装置では、ベクトル
総和演算等の各ブロックの要素間の演算を必要とする一
部の特殊な命令を実行するときに、ブロック間をデータ
移動するための、総和演算用データバスと称される特別
なデータバスＢが設けられている。
総和演算等の各ブロックの要素間の演算を必要とする一
部の特殊な命令を実行するときに、ブロック間をデータ
移動するための、総和演算用データバスと称される特別
なデータバスＢが設けられている。
【００４９】またベクトル・レジスタの要素番号も、例
えば１〜１００はブロック２１に、１０１〜２００はブ
ロック２２というように、同一ブロック内に連続して配
置すると、特定のブロックのみ動作状態となって負荷が
集中する欠点が存在するのでブロック２１、２２、２
３、２４に要素番号１、２、３、４を配置するという、
いわゆるインタリーブ方式が採用される。
えば１〜１００はブロック２１に、１０１〜２００はブ
ロック２２というように、同一ブロック内に連続して配
置すると、特定のブロックのみ動作状態となって負荷が
集中する欠点が存在するのでブロック２１、２２、２
３、２４に要素番号１、２、３、４を配置するという、
いわゆるインタリーブ方式が採用される。
【００５０】したがって前記スライド処理を行うとき、
要素がブロック間にデータ移動することが発生する。こ
のスライド処理専用のバスを設けることはそれだけピン
数が多くなるので好ましいことではない。本発明では、
このため、ベクトルスライド命令の場合も、総和演算等
のためのデータバスＢを共用するように構成したので、
ブロック間のデータバスのサイズを増加することなく、
ベクトルスライド命令を実現するハードウエアを構成す
ることが可能となった。
要素がブロック間にデータ移動することが発生する。こ
のスライド処理専用のバスを設けることはそれだけピン
数が多くなるので好ましいことではない。本発明では、
このため、ベクトルスライド命令の場合も、総和演算等
のためのデータバスＢを共用するように構成したので、
ブロック間のデータバスのサイズを増加することなく、
ベクトルスライド命令を実現するハードウエアを構成す
ることが可能となった。
【００５１】本発明の第４の実施の形態を図４により説
明する。前記の如くベクトルスライド命令により、ベク
トル・レジスタＶＲ１の要素が読み出されて要素番号
が、例えば１つ減少する方向にスライドされる。即ちＶ
Ｒ１（Ｉ＋１）の要素をＶＲ２（Ｉ）に書き込む。第４
の実施の形態では、マスクレジスタＭＲ３を設け、この
とき対応するマスクレジスタＭＲ３（Ｉ）の値が例えば
「１」の要素にはスライドした書き込みを行うが、
「０」の要素には書き込みを行わない。したがって書き
込みの行われなかった要素番号には、旧データがそのま
ま保持されるものとなる。
明する。前記の如くベクトルスライド命令により、ベク
トル・レジスタＶＲ１の要素が読み出されて要素番号
が、例えば１つ減少する方向にスライドされる。即ちＶ
Ｒ１（Ｉ＋１）の要素をＶＲ２（Ｉ）に書き込む。第４
の実施の形態では、マスクレジスタＭＲ３を設け、この
とき対応するマスクレジスタＭＲ３（Ｉ）の値が例えば
「１」の要素にはスライドした書き込みを行うが、
「０」の要素には書き込みを行わない。したがって書き
込みの行われなかった要素番号には、旧データがそのま
ま保持されるものとなる。
【００５２】このようにして、スライド処理のときにマ
スク制御を行うことが可能となる。本発明の第５の実施
の形態を説明する。第５の実施の形態では、ベクトル・
アクセス・パイプを使用せず、ベクトル・アクセス・パ
イプとは独立に並行してベクトルスライド処理を実行す
るものである。これにより主記憶に対するメモリアクセ
スを行いながらスライド処理を行うことができ、高速ベ
クトル処理が可能となる。
スク制御を行うことが可能となる。本発明の第５の実施
の形態を説明する。第５の実施の形態では、ベクトル・
アクセス・パイプを使用せず、ベクトル・アクセス・パ
イプとは独立に並行してベクトルスライド処理を実行す
るものである。これにより主記憶に対するメモリアクセ
スを行いながらスライド処理を行うことができ、高速ベ
クトル処理が可能となる。
【００５３】前記説明ではスライド量を要素番号が１つ
減る方向にした場合について説明したが、本発明は勿論
これに限定されるものではなく、増える方向にスライド
してもよく、スライド量も２以上にすることができる。
減る方向にした場合について説明したが、本発明は勿論
これに限定されるものではなく、増える方向にスライド
してもよく、スライド量も２以上にすることができる。
【００５４】
【発明の効果】本発明によれば主記憶からの複数回のデ
ータの読み出しを一回のベクトルロード命令の実行によ
り行うことができるので、従来に比較してその実行に時
間がかゝるベクトルロード命令の回数を減少することが
でき、ベクトルロードのオーバヘッドが削減され高速な
ベクトル処理が実現できる。
ータの読み出しを一回のベクトルロード命令の実行によ
り行うことができるので、従来に比較してその実行に時
間がかゝるベクトルロード命令の回数を減少することが
でき、ベクトルロードのオーバヘッドが削減され高速な
ベクトル処理が実現できる。
【図１】本発明の一実施の形態である。
【図２】本発明の第２の実施の形態である。
【図３】本発明の第３の実施の形態である。
【図４】本発明の第４の実施の形態である。
【図５】従来例である。
１ 主記憶 ２ ベクトル部 ３ スカラ部 １０ ベクトル・レジスタ部 １１ ベクトル・アクセス・パイプ １２ ベクトル演算器 １３ ベクトル命令制御部
Claims (6)
- 【請求項１】主記憶手段と、ベクトル・レジスタ手段
と、ベクトル演算手段を具備するベクトル処理装置にお
いて、 ベクトル・レジスタに保持されている要素を読み出し、
これを要素番号の方向に移動してベクトル・レジスタの
異なる要素番号区分に格納するベクトル制御手段を具備
したことを特徴とするベクトル処理装置。 - 【請求項２】主記憶手段と、ベクトル・レジスタ手段
と、ベクトルマスクレジスタ手段と、ベクトル演算手段
を具備するベクトル処理装置において、 ベクトル・レジスタに保持されている要素を読み出し、
これを要素番号の方向に移動してベクトル・レジスタの
異なる要素番号区分に格納するとき、要素番号の方向に
移動したときのベクトルマスクレジスタの対応するビッ
トが「１」または「０」のいずれか一方の特定値である
要素についてのみ格納を行うことを特徴とするベクトル
処理装置。 - 【請求項３】前記要素番号が１つ増加又は減少する方向
に要素を格納することを特徴とする請求項１記載のベク
トル処理装置。 - 【請求項４】ベクトル・アクセス・パイプを使用せず、
ベクトル・アクセス・パイプとは独立に並行してベクト
ルスライドを実行することを特徴とする請求項１記載の
ベクトル処理装置。 - 【請求項５】前記ベクトル・レジスタ手段が複数のブロ
ックにより構成され、通常のベクトル演算においては各
ブロックが独立に動作し、ベクトル総和演算等の要素間
の演算のために各ブロック間に専用データバスを設け、
この専用データバスを用いてブロック間で要素の転送を
行うことを特徴とする請求項３記載のベクトル処理装
置。 - 【請求項６】主記憶手段と、ベクトル・レジスタ手段
と、ベクトル演算手段を具備するベクトル処理装置にお
いて、 ベクトル・レジスタに保持されている要素を読み出し、
これを要素番号の方向に移動してベクトル・レジスタの
異なる要素番号に格納するベクトルスライド手段を具備
し、ベクトル演算手段を使用せず、ベクトル演算手段と
は独立に並行してベクトルスライド処理を実行すること
を特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21721097A JP3771682B2 (ja) | 1997-08-12 | 1997-08-12 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21721097A JP3771682B2 (ja) | 1997-08-12 | 1997-08-12 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1166046A true JPH1166046A (ja) | 1999-03-09 |
| JP3771682B2 JP3771682B2 (ja) | 2006-04-26 |
Family
ID=16700600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21721097A Expired - Fee Related JP3771682B2 (ja) | 1997-08-12 | 1997-08-12 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771682B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104494A (ja) * | 2007-10-25 | 2009-05-14 | Nec Computertechno Ltd | ベクトル処理装置 |
| JP7088276B1 (ja) * | 2020-12-14 | 2022-06-21 | 日本電気株式会社 | コンパイル装置、コンパイル方法、及びコンパイルプログラム |
-
1997
- 1997-08-12 JP JP21721097A patent/JP3771682B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104494A (ja) * | 2007-10-25 | 2009-05-14 | Nec Computertechno Ltd | ベクトル処理装置 |
| JP7088276B1 (ja) * | 2020-12-14 | 2022-06-21 | 日本電気株式会社 | コンパイル装置、コンパイル方法、及びコンパイルプログラム |
| WO2022130883A1 (ja) * | 2020-12-14 | 2022-06-23 | 日本電気株式会社 | コンパイル装置、コンパイル方法、及びコンパイルプログラム記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3771682B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442225B2 (ja) | 演算処理装置 | |
| JP2539974B2 (ja) | 情報処理装置におけるレジスタの読出制御方式 | |
| WO2006112045A1 (ja) | 演算処理装置 | |
| JPS6234242A (ja) | デ−タ処理システム | |
| JP3797570B2 (ja) | セマフォ命令用のセマフォ・バッファを用いた装置と方法 | |
| JP3336987B2 (ja) | パイプライン化浮動小数点ストア | |
| JPS63240664A (ja) | 高速処理計算機 | |
| JPH0752390B2 (ja) | 命令処理装置 | |
| JPH1166046A (ja) | ベクトル処理装置 | |
| JP2503984B2 (ja) | 情報処理装置 | |
| JPH0616287B2 (ja) | マスク付きベクトル演算処理装置 | |
| JP2861560B2 (ja) | データ処理装置 | |
| JPH036663A (ja) | ベクトルデータ処理方式 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JP3853309B2 (ja) | マイクロプロセッサおよび該マイクロプロセッサで実行されるプログラムのためのコンパイル装置 | |
| JPS60178539A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JP2551163B2 (ja) | 命令処理制御方式 | |
| JP3776652B2 (ja) | ベクトル演算装置 | |
| JP3532026B2 (ja) | 演算装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS60178540A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JPH03229324A (ja) | 情報処理装置 | |
| JPS60205647A (ja) | デ−タ処理装置 | |
| JPS63239533A (ja) | 電子計算機の制御方式 | |
| JPH0418658A (ja) | 機能分散型計算機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051004 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060207 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20140217 |
|
| LAPS | Cancellation because of no payment of annual fees |