JPS60235258A - 複製不能読み出し専用記憶装置 - Google Patents
複製不能読み出し専用記憶装置Info
- Publication number
- JPS60235258A JPS60235258A JP59091212A JP9121284A JPS60235258A JP S60235258 A JPS60235258 A JP S60235258A JP 59091212 A JP59091212 A JP 59091212A JP 9121284 A JP9121284 A JP 9121284A JP S60235258 A JPS60235258 A JP S60235258A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- address
- read
- storage device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は記憶内容の複製を不可能とする複製不能読み出
し専用記憶装置に関する。
し専用記憶装置に関する。
一般にＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
）は第１図に示すような構成であり、アドレス入力端子
１に入力されたアドレス値はアドレス・ラッチ＆バッフ
ァ２を介しローアドレスデコーダ３及びカラムアドレス
デコーダ４を用いてメモリセルアレイＯｆ選択し、その
選択された記憶内容はセンスアップ５、アウトプットバ
ッファ６を通して出力端子７に出力される。アンド回路
８０入力となるアウトプットイネーブル端子９、チップ
セレクト端子１０よシ入力される信号で、アドレス入力
や記憶内容の選択・出力を制御する。
）は第１図に示すような構成であり、アドレス入力端子
１に入力されたアドレス値はアドレス・ラッチ＆バッフ
ァ２を介しローアドレスデコーダ３及びカラムアドレス
デコーダ４を用いてメモリセルアレイＯｆ選択し、その
選択された記憶内容はセンスアップ５、アウトプットバ
ッファ６を通して出力端子７に出力される。アンド回路
８０入力となるアウトプットイネーブル端子９、チップ
セレクト端子１０よシ入力される信号で、アドレス入力
や記憶内容の選択・出力を制御する。
従来のＲＯＭはこのような構造であるので、ＲＯＭの記
憶内容は外部から簡単に読み出すことが可能であＪ、Ｒ
ＯＭ内部に存在する記憶内容（例えばソフトウェア）は
保瞳されていないに等しく、複製が容易にできた。
憶内容は外部から簡単に読み出すことが可能であＪ、Ｒ
ＯＭ内部に存在する記憶内容（例えばソフトウェア）は
保瞳されていないに等しく、複製が容易にできた。
複製を禁止する手段としては、ＲＯＭの外部に他の回路
や部品を伺加し、ＲＯＭシステムとして使用する方法も
あるが、このような方法では多くの外部回路が必要とな
った。９、ＲＯＭを用いるシステム全体が複雑に力る傾
向があった。
や部品を伺加し、ＲＯＭシステムとして使用する方法も
あるが、このような方法では多くの外部回路が必要とな
った。９、ＲＯＭを用いるシステム全体が複雑に力る傾
向があった。
本発明は上記実情に鑑みてなされたもので、ＲＯＭ ’
ｉ用いるシステムの構成を複雑にすることなく、また他
の特別な回路を必要とせずにソフトウェアの保瞳を容易
に可能とする複製不能読み出し専用記憶装置を提供しよ
うとするものである。
ｉ用いるシステムの構成を複雑にすることなく、また他
の特別な回路を必要とせずにソフトウェアの保瞳を容易
に可能とする複製不能読み出し専用記憶装置を提供しよ
うとするものである。
本発明によるＲＯＭは、予め定めておいたアドレスに対
してその内容の読み出し要求が入力されると、内部回路
の一部を破壊（焼損）シ、その結果ＲＯＭの記憶内容の
選択・出力回路の制御信号を無効にし、ＲＯＭが機能で
きなくなることにより、複製を不可能とするものである
。
してその内容の読み出し要求が入力されると、内部回路
の一部を破壊（焼損）シ、その結果ＲＯＭの記憶内容の
選択・出力回路の制御信号を無効にし、ＲＯＭが機能で
きなくなることにより、複製を不可能とするものである
。
以下し１面を参照して本発明の一実施例を説明する。第
２図は同実施例を示す構成図であるが、これは第１図の
従来のＲＯＭにプログラマブル・アドレスデコーダ１１
、ヒユーズ１２を加えたものであるから、対応個所には
同一符号を付して説明を省略し、特徴とする点の説明を
行なう。
２図は同実施例を示す構成図であるが、これは第１図の
従来のＲＯＭにプログラマブル・アドレスデコーダ１１
、ヒユーズ１２を加えたものであるから、対応個所には
同一符号を付して説明を省略し、特徴とする点の説明を
行なう。
プログラマブル・アドレスデコーダ１１は一種のアドレ
スデコーダであ勺、例えば第３図に示すような回路であ
る。図中１３ 、１４１〜１４ｎは設定アドレス検出用
ノア回路、１５は７ トｌｚス信−Ｉ、１６はカラムア
ドレス信号、１７はローアドレス信号、１８は保護回路
制御信号である。この第３図の回路に、予めいくつかの
アドレスを設定しておけば、定められたアドレスのうち
どれか一個でも指定されるとそのことが検出され、保護
回路制御信号１８が出力される。
スデコーダであ勺、例えば第３図に示すような回路であ
る。図中１３ 、１４１〜１４ｎは設定アドレス検出用
ノア回路、１５は７ トｌｚス信−Ｉ、１６はカラムア
ドレス信号、１７はローアドレス信号、１８は保護回路
制御信号である。この第３図の回路に、予めいくつかの
アドレスを設定しておけば、定められたアドレスのうち
どれか一個でも指定されるとそのことが検出され、保護
回路制御信号１８が出力される。
ヒユーズ１２はチップセレクト端子１ｏよシ入力される
チップセレクト信号１９を無効にするもので、第４図に
具体的回路を示す。図中２０〜２２はインバーＩＬ、２
３〜２７はＭＯＳ トランジスタ、２８はヒユーズ、２
９は電源である。
チップセレクト信号１９を無効にするもので、第４図に
具体的回路を示す。図中２０〜２２はインバーＩＬ、２
３〜２７はＭＯＳ トランジスタ、２８はヒユーズ、２
９は電源である。
この回路にあっては、通常は保間・回路制御信号１８が
低レベルなので、トランジスタ２５゜２７が導通状態と
なシ、ヒユーズ２８を通してチップセレクト信号１９が
回路点１９ａから回路点１９ｂに伝わυ、従来のＲＯＭ
と同じ動作を行なう。次に予め設定しておいたアドレス
が入力されると、プログラマブル・アドレスデコーダ１
ノからの保護回路制御信号１８が高レベルと；？ｉＤ、
）ランジスタ２３．２４が導通状態に変わυ、電源２９
から接地して大電流が流れ、ヒユーズ２８が切断される
。この結果その後は入力の種類によらず、チップセレク
ト信号１９ｂには低レベルのみ出力される。従ってこれ
以降は出力回路への出力要求が伝わらなくなり、ＲＯＩ
ｖｌｌとしての機能が失われることになる。なおヒユー
ズ２８を切断するだめの予め設定される保護用アドレス
は、通常使用の場合には例えばソフトウェアで指定され
ないようにするから間５− 題は生じない。
低レベルなので、トランジスタ２５゜２７が導通状態と
なシ、ヒユーズ２８を通してチップセレクト信号１９が
回路点１９ａから回路点１９ｂに伝わυ、従来のＲＯＭ
と同じ動作を行なう。次に予め設定しておいたアドレス
が入力されると、プログラマブル・アドレスデコーダ１
ノからの保護回路制御信号１８が高レベルと；？ｉＤ、
）ランジスタ２３．２４が導通状態に変わυ、電源２９
から接地して大電流が流れ、ヒユーズ２８が切断される
。この結果その後は入力の種類によらず、チップセレク
ト信号１９ｂには低レベルのみ出力される。従ってこれ
以降は出力回路への出力要求が伝わらなくなり、ＲＯＩ
ｖｌｌとしての機能が失われることになる。なおヒユー
ズ２８を切断するだめの予め設定される保護用アドレス
は、通常使用の場合には例えばソフトウェアで指定され
ないようにするから間５− 題は生じない。
上記ＲＯＭの複製を禁止する具体的方法としては、例え
ば成る適邑な間隔で深層用のアドレスを設定しておく方
法や、ＲＯＭ内に使用しない領域を設けてその中に保護
用のアドレスを設定しておくことにより、通常は使用し
ないプログラム（ダミープログラム）を入れておく方法
がある。前者の方法は、アドレスを１個づつ変えながら
記憶内容を複製する場合に有効で、アドレスを連続的に
変化させていくと必ず予め設定しておいた保護用アドレ
スを指定することになシ、その後はＲＯＭから記憶内容
を読み出せず、複製が不可能となる。後者の方法は、プ
ログラムを解析しガから複製する場合に有効であシ、ダ
ミープログラムを解析しようとしたときに、設定してお
いた保護用アドレスを指定することになシ、前者の方法
の場合と同様に以後ＲＯＭから記憶内容を読み出せず、
複製できなくなる。また前者と後者の方法を併用すれば
、効果も更に大きくなるものである。
ば成る適邑な間隔で深層用のアドレスを設定しておく方
法や、ＲＯＭ内に使用しない領域を設けてその中に保護
用のアドレスを設定しておくことにより、通常は使用し
ないプログラム（ダミープログラム）を入れておく方法
がある。前者の方法は、アドレスを１個づつ変えながら
記憶内容を複製する場合に有効で、アドレスを連続的に
変化させていくと必ず予め設定しておいた保護用アドレ
スを指定することになシ、その後はＲＯＭから記憶内容
を読み出せず、複製が不可能となる。後者の方法は、プ
ログラムを解析しガから複製する場合に有効であシ、ダ
ミープログラムを解析しようとしたときに、設定してお
いた保護用アドレスを指定することになシ、前者の方法
の場合と同様に以後ＲＯＭから記憶内容を読み出せず、
複製できなくなる。また前者と後者の方法を併用すれば
、効果も更に大きくなるものである。
６−
〔発明の効果〕
現在においてはソフトウェアはほとんど保護されておら
ず、巨額の費用を投じて開発したものが柘１却に複製で
きる。しかし本発明による装？！＋］″を用いることに
よシ、従来のＲＯＭと交換するたけで、その他の特別な
装部の付加やシステムの変更をすることなく、ＲＯＭ内
の極く一部の記憶知識を用いるだけで記憶内容の複製を
禁止し、ソフトウェアを保護することが可能となるもの
である。
ず、巨額の費用を投じて開発したものが柘１却に複製で
きる。しかし本発明による装？！＋］″を用いることに
よシ、従来のＲＯＭと交換するたけで、その他の特別な
装部の付加やシステムの変更をすることなく、ＲＯＭ内
の極く一部の記憶知識を用いるだけで記憶内容の複製を
禁止し、ソフトウェアを保護することが可能となるもの
である。
第１図は従来のＲＯＭを示す構成図、第２図は本発明の
一実施例を示す構成図、第３図、第４図は同構成の一部
詳細図である。 ０・・・メモリセルアレイ、３・・・ローアドレスデコ
ーダ、４・・・カラムアドレスデコーダ、５・・・セン
スアンプ、６・・・アウトプットバッファ、９・・・ア
ウトプットイネーブル端子、１０・・・チップセレクト
端子、１１・・・プログラマブル・アドレスデコーダ、
１２・・・ヒユーズ。 ７− 第３図 第４図
一実施例を示す構成図、第３図、第４図は同構成の一部
詳細図である。 ０・・・メモリセルアレイ、３・・・ローアドレスデコ
ーダ、４・・・カラムアドレスデコーダ、５・・・セン
スアンプ、６・・・アウトプットバッファ、９・・・ア
ウトプットイネーブル端子、１０・・・チップセレクト
端子、１１・・・プログラマブル・アドレスデコーダ、
１２・・・ヒユーズ。 ７− 第３図 第４図
Claims (3)
- （１） ＲＯＭと、このｌＲＯＭにおいて予め選定され
たアドレスが指定されたことを検出する第１の手段と、
該手段による検出が行なわれた時、前記ＲＯＭの記憶内
容読み出しに必要な回路の一部を破壊する第２の手段と
を具備したことを特徴とする複製不能読み出し専用記憶
装置。 - （２） 前記第１の手段は、検出するアドレスを任意に
選択できるプログラマブル・アドレスデコーダであるこ
とを特徴とする特許請求の範囲第１項に記載の複製不能
読み出し専用記憶装置。 - （３） 前記第２の手段は、破壊すべき部分をヒユーズ
としたことを特徴とする特許請求の範囲第１項に記載の
複製不能読み出し専用記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091212A JPS60235258A (ja) | 1984-05-08 | 1984-05-08 | 複製不能読み出し専用記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091212A JPS60235258A (ja) | 1984-05-08 | 1984-05-08 | 複製不能読み出し専用記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235258A true JPS60235258A (ja) | 1985-11-21 |
Family
ID=14020110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59091212A Pending JPS60235258A (ja) | 1984-05-08 | 1984-05-08 | 複製不能読み出し専用記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235258A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0411420A (ja) * | 1990-04-28 | 1992-01-16 | Nec Corp | セキュリティモジュール |
| JPH0455651U (ja) * | 1990-09-18 | 1992-05-13 | ||
| JPH05217391A (ja) * | 1991-11-25 | 1993-08-27 | Hyundai Electron Ind Co Ltd | 保安性を有するロム（ｒｏｍ）素子 |
-
1984
- 1984-05-08 JP JP59091212A patent/JPS60235258A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0411420A (ja) * | 1990-04-28 | 1992-01-16 | Nec Corp | セキュリティモジュール |
| JPH0455651U (ja) * | 1990-09-18 | 1992-05-13 | ||
| JPH05217391A (ja) * | 1991-11-25 | 1993-08-27 | Hyundai Electron Ind Co Ltd | 保安性を有するロム（ｒｏｍ）素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008040B1 (ko) | 마이크로 콘트롤러 | |
| US5642480A (en) | Method and apparatus for enhanced security of a data processor | |
| JPS60235258A (ja) | 複製不能読み出し専用記憶装置 | |
| JPH0822422A (ja) | メモリ装置 | |
| US5761609A (en) | Limited use circuit | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JPS63279341A (ja) | メモリ集積回路 | |
| JPH05198095A (ja) | フロッピィディスク制御装置 | |
| JPS6364840B2 (ja) | ||
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPH0434185B2 (ja) | ||
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPS6315347A (ja) | 情報保存方式 | |
| JPH05334195A (ja) | 情報処理装置 | |
| JPS5769583A (en) | Non_volatile semiconductor memory | |
| JPH01130399A (ja) | 半導体記憶回路 | |
| JPH05173886A (ja) | 書込み装置 | |
| JPH0535601A (ja) | メモリプロテクト方式 | |
| JPH06149682A (ja) | メモリデータ保護回路 | |
| JPS63116250A (ja) | メモリ制御回路 | |
| JPS60196865A (ja) | バツクアツプメモリ回路 | |
| JPH07122859B2 (ja) | 半導体メモリを設けた１チップマイクロコンピュータ | |
| JPH05197631A (ja) | 記憶装置 | |
| JPS61131125A (ja) | 情報処理装置 | |
| JPS5798200A (en) | Processing system for memory access fault |