JPS6364840B2 - - Google Patents

Description

請求の範囲 １ メモリが消去された時を検出する消去検出器
およびデータバスを有するプログラム可能固定メ
モリを具え、 前記消去検出器は、 １入力および１出力を有しその入力がデータバ
スに結合されているラツチ手段と、 ラツチ手段の出力によつて制御可能である第１
トランジスタと、 第１トランジスタと直列に結合され、制御入力
をラツチ手段の出力に結合させたメモリセルと、
を具備し、メモリセルと第１トランジスタはその
間に出力ノードを形成するものであり、更に、出
力ノードをデータバスに結合させるための手段を
具えることを特徴とするプログラム可能固定メモ
リ。

２ 結合手段は、増幅器を含む請求の範囲第１項
記載のプログラム可能固定メモリ。

３ ラツチ手段の出力が第２の状態にある場合に
は直列結合の第１トランジスタおよびメモリセル
の出力を所定の状態に維持するためメモリセルと
並列結合された第２トランジスタを更に含む請求
の範囲第１項記載のプログラム可能固定メモリ。

４ メモリセルをプログラムするのに用いられる
高電圧から第１トランジスタ，ラツチ手段および
結合手段を保護するため保護手段を更に含む請求
の範囲第１項記載のプログラム可能固定メモリ。

５ データビツトを記憶するためのラツチング手
段を与える段階、 ラツチング手段の出力に結合され、メモリセル
がプログラムされていない場合にはラツチング手
段に記憶されたデータビツトに応答して所定の状
態を与え、メモリセルがプログラムされている場
合にはラツチング手段に記憶された状態を与える
段階、 プログラム可能固定メモリが消去される場合、
メモリセルもまた消去され、ラツチング手段が次
に所定の状態のみを読み出しそれによつてプログ
ラム可能固定メモリが消去されたことを示すよう
に、メモリセルがプログラムされた後にプログラ
ム可能メモリセルへのプログラミングパツドを使
用禁止にする段階、 を具備することを特徴とするプログラム可能固定
メモリの消去を検出する方法。

６ データバスおよびプログラム可能固定メモリ
が消去された時を検出するための消去検出器を有
し、 前記消去検出器は、 データを記憶するためのラツチング手段と、 ラツチング手段とデータバスとの間を結びつけ
る第１制御可能カツプラと、 制御電極をラツチング手段に結合させた第１ト
ランジスタと、 第１トランジスタに結合されたプログラム可能
しきい値を有し、制御電極をラツチング手段に結
合させた第１および第２トランジスタ間にノード
を形成する第２トランジスタと、 第２トランジスタの制御電極に結合された第１
切断可能プログラミングパツドと、 第１および第２トランジスタ間に形成されたノ
ードに結合された第２切断可能プログラミングパ
ツドと、 第２トランジスタの制御電極とラツチング手段
との間に結合された第１高電圧保護手段と、 ノードと第１トランジスタとの間に結合された
第２高電圧保護手段と、 ノードに結合し出力を与える増幅手段と、 増幅手段の出力とデータバスの間に結合された
第２制御可能結合手段と、 ノードと増幅手段との間に結合された第３高電
圧保護手段とからなる プログラム可能固定メモリ。

７ ノードに結合された第３トランジスタおよび
第３トランジスタとノードの間に結合された第４
高電圧保護手段を更に含む請求の範囲第６項記載
のプログラム可能固定メモリ。

８ 高電圧保護手段は、その制御電極をメモリ用
に使用されるドレイン電圧に結合させたトランジ
スタである請求の範囲第７項記載のプログラム可
能固定メモリ。

発明の背景 本発明は、一般的に云つてプログラム可能固定
メモリ（PROM）に関するものであり、更に具
体的に云うと、消去可能なこれらプログラム可能
固定メモリ用消去検出器に関する。

固定メモリは周知であり、デジタルシステムに
広く用いられている。更に最近に至りプログラム
可能固定メモリ（PROM）が用いられるように
なつてきている。これらのメモリの一部は、その
メモリが作られた後にメモリ内の所定のセルをプ
ログラムするため高電圧を用いることによつてプ
ログラムすることができる。これらのプログラム
されたメモリは変更（alter）又は消去すること
もできる。時にはこの消去は紫外線放射などの放
射にさらすことによつて行われる。

この型のメモリの便利な点の１つは、そのメモ
リは製造工程の間にマスクオペレーシヨンによる
プログラミングを必要とする代わりに製造後にプ
ログラムできることである。多くの場合ひとたび
そのメモリがプログラムされたら、変更なくその
プログラムを維持することが望ましく、そのよう
な場合にはメモリ内のデータがいじくりまわされ
たり、変更されたり、又は消去されたりしていな
いことを決定することが重要である。

従つて、本発明の目的は、プログラム可能固定
メモリ用の新らしい改良された消去検出器を提供
することである。

本発明のもう１つの目的は、プログラム可能固
定メモリが消去されたかどうかを検出するための
方法を提供することである。

本発明の更にもう１つの目的は、プログラム可
能固定メモリが消去されたかどうかを決定するた
めの本質的にはごく簡単な（foolproof）回路を
提供することである。

発明の要約 本発明の上述した、およびその他の目的および
利点は、プログラム可能トランジスタと一緒にに
ラツチ回路を用いることによつて達成される。ラ
ツチの出力はスイツチングトランジスタの制御電
極に結合されている。スイツチングトランジスタ
およびプログラム可能トランジスタは直列に接続
され、その間にノードを形成している。ラツチは
制御できるようにデータバスに結合されているの
で、ラツチはそのバスからプログラムできる。ノ
ードは制御できるようにバスに結合される出力を
与える増幅器に結合されている。プログラム可能
トランジスタはプログラム可能固定メモリの近く
に位置している。プログラム可能トランジスタが
プログラムされる前には増幅器の出力は状態を変
えないが、プログラム可能トランジスタがプログ
ラムされると、増幅器の出力はラツチに記憶され
たデータによつて制御される。次にメモリが消去
されると、プログラム可能トランジスタはプログ
ラムされていない状態になる。

【図面の簡単な説明】

第１図は、本発明をその１形式にて示したもの
である。第２図は、どのようにして消去検出器回
路が質問されるかという方法を示す流れ図であ
る。

図面の詳細説明 ラツチ回路１０は、そのＤ入力を制御可能にト
ランジスタ１２によりデータバス１１に結合させ
る。トランジスタ１２は、書込み信号により制御
され、その書込み信号は、第１図の回路が配置さ
れる近傍のプログラム可能固定記憶装置
（PROM）に関連したプロセツサユニツトにより
発生される。ラツチ１０の出力Ｑは、トランジス
タ１７および２１のそれぞれのゲート電極１４お
よび２２へ高電圧保護回路２２によつて結合され
る。トランジスタ２１はプログラム可能トランジ
スタであり、プログラム可能固定メモリ内に位置
するプログラム可能トランジスタと同じものにす
ることができる。トランジスタ１７のドレインは
電圧V_DDを受けとる電圧端子１６に接続されてい
る。トランジスタ１７のソース電極は高電圧保護
回路１８によつてノード１９に結合されている。
トランジスタ２１は、そのドレイン電極をノード
１９に接続させ、そのソース電極を接地として示
されている基準端子２３に接続させる。プログラ
ミングパツド２６および２７はそれぞれノード１
９および制御電極２２に結合されている。

好ましい実施例では、プログラミングパツド２
６および２７はそれぞれノード１９および電極２
２から切りはなされている。線２８は接触パツド
２６および２７を切りはなすための手段を示す。
これらの接触パツドは接続線をレーザで燃焼する
ことにより、又はひとたがトランジスタ２１がプ
ログラムされると破壊される２８における線内の
可溶リンクを具えることにより切りはなすことが
でき、或いは接続線はスクライビング
（scribing）の間に切りはなすことができる。複
数の集積回路が１つのウエーハ上に作られること
は当業技術者には周知である。スクライブライン
がウエーハを弱くするように集積回路間に用いら
れるので、ウエーハはスクライブラインに沿つて
割る、又は切ることができ、それにより複数の集
積回路を分離する。本発明において、スクライブ
ラインがプログラミングパツド２６および２７を
ノード２９および制御電極２２から切りはなすの
に用いる場合には、接続線はトランジスタ２１が
その上に置かれている集積回路に隣接するスクラ
イブラインを横切つて延びていなければならな
い。一定のクリテイカルコードをウエーハテスト
中にPROMに入れることができ、それから接続
線をトランジスタ２１を含む集積回路を分離する
間にウエーハから切りはなす。

ノード１９は高電圧保護回路３１および３３に
よつてそれぞれトランジスタ３２および増幅器３
４に結合されている。トランジスタ３２の制御電
極は電圧V_DDに接続され、そのソースは電圧端子
２３に接続され、そのドレイン電極は高電圧保護
回路３１によつてセンスライン２９に結合されて
いる。線２９は高電圧保護回路３３によつて増幅
器３４の入力に結合されている。増幅器３４の出
力はトランジスタ３６によつてデータバス１１に
結合されている。トランジスタ３６は関連プロセ
ツサにより発生される読出し信号によつて制御さ
れる。

高電圧保護回路１３，１８，３１および３３は
すべて同一であつて、好ましい実施例においては
その制御電極が電圧V_DDに接続されている１個の
トランジスタを有する。この１個のトランジスタ
の配置は高電圧保護回路１３とともに図示されて
いる。高電圧保護回路の目的は、トランジスタ２
１に印加された電圧が他のデバイスのPN領域を
損傷しないようにすることである。その他のデバ
イスにはトランジスタ１７および３２、ラツチ回
路１０のトランジスタおよび増幅器３４のトラン
ジスタが含まれる。故障モードは電界効果トラン
ジスタのＰおよびＮ接合間の空乏領域上の非常に
高い電界のブレークダウンである。

ラツチ１０は好ましい実施例では２つの直列に
接続されたインバータを含み、第１インバータ
は、その入力をＤに接続させその出力を第２イン
バータの入力に接続させ、第２インバータは、そ
の出力をＱに接続させている。次に帰還バスが適
当な手段、例えば帰還抵抗又はその類似物などに
よつて出力Ｑから入力Ｄに供給される。

トランジスタ２１がプログラムされるまでにラ
ツチ１０がそのＱ出力において零の論理レベルを
与えつつあるものとすると、トランジスタ１７お
よび２１は非導通状態になる。という訳は、零論
理レベルはトランジスタ１７および２１のしきい
値電圧を克服するのに十分なほど高くないからで
ある。次にノード１９およびセンスライン２９は
トランジスタ３２によつて零論理レベルに保持さ
れる。トランジスタ１７および２１が非導通状態
にある場合には、トランジスタ３２はセンスライ
ン２９が浮動（フローテイング）するのを防止す
る。ラツチ１０の出力Ｑが論理レベル１であれ
ば、トランジスタ１７および２１は両方とも導通
状態にある。しかし、トランジスタ２１がプログ
ラムされていない場合には、トランジスタ２１は
トランジスタ１７よりもはるかに低いインピーダ
ンスを示し、トランジスタ３２はトランジスタ１
７よりもはるかに高いインピーダンスを示す。ト
ランジスタ１７および２１が両方とも導通してい
ると、トランジスタ２１は回路の最低電位であり
増幅器３４に結合された論理レベル０に対応する
大地の方へノード１９を引込む（pull）傾向があ
る。増幅器３４の出力はトランジスタ３６によつ
て戻されてバス１１に結合される。要約すると、
トランジスタ２１がプログラムされていない場合
には、増幅器３４の出力はラツチ１０の出力とは
関係なく論理レベル０にとどまつている。

トランジスタ２１はプログラミングパツド２６
および２７に高電圧を印加することによつてプロ
グラムすることができる。この電圧は20―25ボル
ト程度にすることができ、トランジスタ２１のし
きい値を約２ボルトから標準供給電圧V_DDよりや
や高い値に変化させる。従つて、典型的な論理レ
ベル１が制御電極２２に印加された場合、トラン
ジスタ２１は使用可能（enable）にならない。し
かし、論理レベル１はトランジスタ１７を使用可
能にし、このためノード１９は論理レベル１に上
昇し、このレベルは増幅器３４によつて増幅され
データバス１１に戻されて結合される。ラツチ１
０が論理レベル０出力を与えると、トランジスタ
１７は使用可能にならず、トランジスタ２１も使
用可能にならない。この場合にはトランジスタ３
２はセンスライン２９およびノード１９を論理低
レベルに維持し、このレベルは増幅器３４によつ
て増幅されデータバス１１に結合される。従つて
トランジスタ２１がプログラムされると、ラツチ
１０の出力はノード１９において反射され、増幅
器３４によつてデータバス１１に結合される。

ひとたびトランジスタ２１がプログラムされる
と、このトランジスタは常に“オフ”又は非導通
状態になり、トランジスタ３２よりはるかに高い
インピーダンスを示し、また上述したことからト
ランジスタ３２はトランジスタ１７よりも高いイ
ンピーダンスを示す。好ましい実施例では、トラ
ンジスタ２１のドレインならびにセンスライン２
９は、集積回路の拡散にて作られ、この拡散は金
属線によつておおわれる。これは、誰かがノード
１９又はセンスライン２９を探査（probe
down）してトランジスタ２１をプログラムする
ことを殆んど不可能とすることによつてトランジ
スタ２１の完全な状態を一層しつかりと保護す
る。

またPROMが消去された時を検出する方法も
提供されている。例えば、トランジスタ２１
PROMに隣接して置かれており、もし誰かが
PROMの外側の回路が放射線でボンバード
（bombard）されるのを保護するために（PROM
を除いた）全回路上にマスクを設けることによつ
てPROMを消去しようとしても、トランジスタ
２１は消去される。その理由は、代表的な構成で
は、トランジスタならびにPROMは二酸化シリ
コン層によつて覆われており、この二酸化シリコ
ン層はその上にバツシベーシヨン層を有するから
である。従つて放射線がバツシベーシヨン層と二
酸化シリコンとを貫通してPROMに達すると、
放射線はバツシベーシヨン層とシリコン基板との
間をあちこちにはね返り、マスクの下を移動して
プログラム可能トランジスタに達し、それによつ
てそのトランジスタのプログラムを消す、又は消
去する。この機構は一般に全内部反射と呼ばれ
る。

ひとたび所望するコードがPROMに入れられ、
プログラム可能トランジスタ２１がプログラムさ
れると、メモリはシステム内で使われる準備がで
きたことになる。毎回プログラムがPROMを使
用して実行される前に、PROMが消去されてい
るかどうかを決定ために検査（チエツク）を行う
ことができる。この検査（チエツク）のための流
れ図が第２図に示されている。プログラムの開始
時に回路はリセツトされる。次に論理レベル１
が、消去保護（EPR）ラツチに読出される（第
１図においてラツチ回路１０として示される）。
次にラツチの出力が読出され、もし論理レベル読
出しが論理レベル１でないと、プログラムは打切
られることができるが、論理レベル１が読出され
ると、零が消去保護ラツチに書込まれ、この論理
レベル０を読出そうとする試みが行われる。論理
レベル０が読出されないと、プログラムは打切ら
れるが、論理レベル０が読出されるとプログラム
は継続する。この方法はまた、消去検出回路によ
つて与えられる保護措置をバイパス（bypass）
しようとしてポテンシヤルデフローダ
（potential defrauder）が増幅器３４の出力を固
定する（hardwire）場合をも検出する。

１個だけのプログラム可能トランジスタを必要
としいじくりまわしても殆んどこわれない消去検
出回路が提供されていることを上記の説明から認
識すべきである。