JP2641147B2 - メモリセルの消去方法、その方法を実施する装置並びに非給電メモリを備える装置内でのこの方法の使用 - Google Patents
メモリセルの消去方法、その方法を実施する装置並びに非給電メモリを備える装置内でのこの方法の使用Info
- Publication number
- JP2641147B2 JP2641147B2 JP14845090A JP14845090A JP2641147B2 JP 2641147 B2 JP2641147 B2 JP 2641147B2 JP 14845090 A JP14845090 A JP 14845090A JP 14845090 A JP14845090 A JP 14845090A JP 2641147 B2 JP2641147 B2 JP 2641147B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- erase
- erasing
- cycle
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Credit Cards Or The Like (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリを備える集積回路、さらに詳しく言
えば、電気的に消去可能且つプログラム可能なメモリ、
特に、その消去に関するものである。
えば、電気的に消去可能且つプログラム可能なメモリ、
特に、その消去に関するものである。
従来の技術 電気的に消去可能且つプログラム可能なメモリ（すな
わちEEPROM）は、読出し専用メモリ、すなわち、もはや
給電されない時でさえその中に格納された記憶を保持す
る。そのようなメモリは、例えば、電気パルスによって
１バイトずつ消去可能であるという特性を備える。「プ
ログラミング」及び「消去」という言葉は、以下、ERPO
M製品に使用される一般的な慣例によるものとして使用
される。
わちEEPROM）は、読出し専用メモリ、すなわち、もはや
給電されない時でさえその中に格納された記憶を保持す
る。そのようなメモリは、例えば、電気パルスによって
１バイトずつ消去可能であるという特性を備える。「プ
ログラミング」及び「消去」という言葉は、以下、ERPO
M製品に使用される一般的な慣例によるものとして使用
される。
以下に説明するように、電気的記録及び消去効果は、
基板からの電荷の抽出、フローティングゲート下の電荷
の注入及びこれらの同一の電荷のトンネル効果による基
板への放出によって得られる。しかし、以下に詳細に説
明するように、この現象は恒久的なものではない。或る
回数の書き込み及び消去サイクル後、セル、すなわち、
情報の基本単位を記憶する基本メモリ素子は、次第に劣
化し、その物理的原因によって、書き込み及び消去機能
が適切に実施されるのを妨げるようになる。
基板からの電荷の抽出、フローティングゲート下の電荷
の注入及びこれらの同一の電荷のトンネル効果による基
板への放出によって得られる。しかし、以下に詳細に説
明するように、この現象は恒久的なものではない。或る
回数の書き込み及び消去サイクル後、セル、すなわち、
情報の基本単位を記憶する基本メモリ素子は、次第に劣
化し、その物理的原因によって、書き込み及び消去機能
が適切に実施されるのを妨げるようになる。
現在までのところ、頻繁な更新動作を受けるEEPROM構
成要素を使用する利用方法では、予知できない一定しな
い回数の使用後、故障が観察されていた。この種の問題
が起きる時、それは常に使用中であり、大きな問題が起
きる。書き込み及び消去後修正された情報の正確さを調
べるためには、その使用が系統的に再読出し動作を含む
ようにする必要がある。書き込み動作後再読出し動作が
明らかに異常である場合、修正を再書き込みし、再読出
しが正確になるまでこの再書き込みを実施する。公知の
方法では、記録すべき情報は、或る回数書き込まれる。
この回数は、メモリの技術による。消去にも同様の問題
がある。また、消去は繰り返されなければならない。た
だ、消去の場合は、動作時間は、時間によって、すなわ
ち、メモリの使用によって変化する。
成要素を使用する利用方法では、予知できない一定しな
い回数の使用後、故障が観察されていた。この種の問題
が起きる時、それは常に使用中であり、大きな問題が起
きる。書き込み及び消去後修正された情報の正確さを調
べるためには、その使用が系統的に再読出し動作を含む
ようにする必要がある。書き込み動作後再読出し動作が
明らかに異常である場合、修正を再書き込みし、再読出
しが正確になるまでこの再書き込みを実施する。公知の
方法では、記録すべき情報は、或る回数書き込まれる。
この回数は、メモリの技術による。消去にも同様の問題
がある。また、消去は繰り返されなければならない。た
だ、消去の場合は、動作時間は、時間によって、すなわ
ち、メモリの使用によって変化する。
常に適切な動作状態を得るためには、カウンタで消去
／読出しサイクルの数を数え、この数が所定の閾値を越
えると構成要素に動作の停止を伝える確認を実施するこ
とを考えることができる。この場合、所定の閾値は、機
能障害を防ぐように十分に低くなければならない。しか
し、これらのメモリは、例えば、チップカードすなわち
ICカード、携帯用機器、コンピュータシステムのバック
アップ装置等の一般に電力を供給されない状態にあるこ
とが分かっているので、このカウンタはEEPROMメモリ自
体の内部に収容されていなければならず、このカウンタ
はカウントしているものと比較すると過度に使用され
る。従って、メモリセルと同じ技術によって製造したこ
のカウンタは、当然、同じ欠陥を示す。
／読出しサイクルの数を数え、この数が所定の閾値を越
えると構成要素に動作の停止を伝える確認を実施するこ
とを考えることができる。この場合、所定の閾値は、機
能障害を防ぐように十分に低くなければならない。しか
し、これらのメモリは、例えば、チップカードすなわち
ICカード、携帯用機器、コンピュータシステムのバック
アップ装置等の一般に電力を供給されない状態にあるこ
とが分かっているので、このカウンタはEEPROMメモリ自
体の内部に収容されていなければならず、このカウンタ
はカウントしているものと比較すると過度に使用され
る。従って、メモリセルと同じ技術によって製造したこ
のカウンタは、当然、同じ欠陥を示す。
また、残念ながら、それを越すとEEPROMが欠陥を示す
サイクルの臨界値を前もって測定することができない。
この数は、例えば、温度、時間またはプログラミング電
圧等の公知ではあるが、制御することのできないパラメ
ータによって、製造技術ごとに、同一の製造技術で作ら
れても製品ごとに、同一の製品でも各構成要素ごとに、
変化する。
サイクルの臨界値を前もって測定することができない。
この数は、例えば、温度、時間またはプログラミング電
圧等の公知ではあるが、制御することのできないパラメ
ータによって、製造技術ごとに、同一の製造技術で作ら
れても製品ごとに、同一の製品でも各構成要素ごとに、
変化する。
反面、欠陥に続くセルの挙動は、いつもほぼ同じであ
ることが実験によって分かった。
ることが実験によって分かった。
発明が解決しようとする課題 本発明の目的は、第１に、全ての可能な瞬間に所望の
消去を得ることができ、第２に消去サイクル中に生じる
欠陥についてメモリセルを使用するアプリケーションに
警告を与えることができるように、これらの欠点を考慮
に入れたメモリセルの消去方法である。
消去を得ることができ、第２に消去サイクル中に生じる
欠陥についてメモリセルを使用するアプリケーションに
警告を与えることができるように、これらの欠点を考慮
に入れたメモリセルの消去方法である。
課題を解決するための手段 本発明によると、EEPROMメモリセルの消去方法は、 メモリセルを消去する各動作の開始時に、消去制御プ
ロセッサと接続されたランダムアクセスメモリ内にカウ
ンタを開き、初期化し、 上記EEPROMメモリセルに対して消去サイクルを実施
し、次に、読出しサイクルを実施し、読み出された電圧
を、消去状態に対応する基準電圧と比較し、 上記読み出された電圧と上記基準電圧とが異なる時、
上記カウンタの内容が所定の数より小さい限りは、該カ
ウンタをインクリメントして新たに消去サイクル及び読
出しサイクルを実施し、次いで比較することを繰返し、 少なくとも２つの消去サイクル後に上記読み出した電
圧が上記基準電圧となった時、または、上記カウンタの
内容が所定の数に達した時、該カウンタの内容、従っ
て、消去動作に必要な消去サイクルの数に応じて、アプ
リケーションの方へのリターンコードを転送する、 ことからなる。
ロセッサと接続されたランダムアクセスメモリ内にカウ
ンタを開き、初期化し、 上記EEPROMメモリセルに対して消去サイクルを実施
し、次に、読出しサイクルを実施し、読み出された電圧
を、消去状態に対応する基準電圧と比較し、 上記読み出された電圧と上記基準電圧とが異なる時、
上記カウンタの内容が所定の数より小さい限りは、該カ
ウンタをインクリメントして新たに消去サイクル及び読
出しサイクルを実施し、次いで比較することを繰返し、 少なくとも２つの消去サイクル後に上記読み出した電
圧が上記基準電圧となった時、または、上記カウンタの
内容が所定の数に達した時、該カウンタの内容、従っ
て、消去動作に必要な消去サイクルの数に応じて、アプ
リケーションの方へのリターンコードを転送する、 ことからなる。
本発明の別の目的は、この消去方法を実施するための
装置である。
装置である。
本発明のまた別の目的は、非給電メモリ装置内のメモ
リセルのこの消去方法の使用である。
リセルのこの消去方法の使用である。
本発明は、添付図面を参照して説明する以下の実施例
の発明によって、より明らかになろう。
の発明によって、より明らかになろう。
実施例 第１図、第２図及び第３図は、断面図で、メモリセル
の同じ基本構造、すなわち、半導体基板１、基板内でチ
ャネルによって分離されたソースＳ及びドレインＤを図
示したものである。このユニットは酸化物絶縁体で被覆
され、更に、どれにも接続されていないのでフローティ
ングゲートGFと呼ばれるゲートは他の酸化物絶縁体によ
って被覆され、制御ゲートＧから分離され、この制御ゲ
ートＧは酸化物絶縁体で被覆されている。第１図に図示
した書き込み時には、制御ゲートＧに振幅の大きいパル
スを印加して、例えば、基板から電子を抽出し、フロー
ティングゲートGFの下にトラップする。これらの電子
は、ドレインからトンネル効果によってフローティング
ゲートから電子を分離している絶縁体障壁を通過する。
の同じ基本構造、すなわち、半導体基板１、基板内でチ
ャネルによって分離されたソースＳ及びドレインＤを図
示したものである。このユニットは酸化物絶縁体で被覆
され、更に、どれにも接続されていないのでフローティ
ングゲートGFと呼ばれるゲートは他の酸化物絶縁体によ
って被覆され、制御ゲートＧから分離され、この制御ゲ
ートＧは酸化物絶縁体で被覆されている。第１図に図示
した書き込み時には、制御ゲートＧに振幅の大きいパル
スを印加して、例えば、基板から電子を抽出し、フロー
ティングゲートGFの下にトラップする。これらの電子
は、ドレインからトンネル効果によってフローティング
ゲートから電子を分離している絶縁体障壁を通過する。
第２図に図示した消去時には、反対方向にパルスを印
加することによって、フローティングゲートGFの下にト
ラップされている電荷を再度トンネル効果によって基板
にもとず。書き込み動作の後メモリセルは安定状態にあ
り、電荷はフローティングゲートGFの下にトラップされ
ており、消去後、基板に戻される。しかし、多数の消去
及び書き込みサイクルを原因とする老化によって、基板
とフローティングゲートとの間の酸化物絶縁体に電子ト
ラップが生じるようになり、消去動作時でも電子がトラ
ップされたままである。これは、第３図に図示されてい
る。従って、電荷が絶縁体に留まるので、セルは、実際
には消去されているのに、まだプログラムされていると
見られる。この影響は、トランジスタの閾値電圧を上昇
させる結果となる。
加することによって、フローティングゲートGFの下にト
ラップされている電荷を再度トンネル効果によって基板
にもとず。書き込み動作の後メモリセルは安定状態にあ
り、電荷はフローティングゲートGFの下にトラップされ
ており、消去後、基板に戻される。しかし、多数の消去
及び書き込みサイクルを原因とする老化によって、基板
とフローティングゲートとの間の酸化物絶縁体に電子ト
ラップが生じるようになり、消去動作時でも電子がトラ
ップされたままである。これは、第３図に図示されてい
る。従って、電荷が絶縁体に留まるので、セルは、実際
には消去されているのに、まだプログラムされていると
見られる。この影響は、トランジスタの閾値電圧を上昇
させる結果となる。
上記のように、この種の欠陥の生じるまでの動作サイ
クルの数は大きく、この種の欠陥に続くこれらのセルの
挙動は、以下のように常に同様である； −EPROMでの消去動作、すなわち、基板への電荷の放出
時に、欠陥が系統的に生じ、 −続く読出し／消去サイクル中に同一のセル内で検出さ
れる不良は、直ちに破壊的なものではない。
クルの数は大きく、この種の欠陥に続くこれらのセルの
挙動は、以下のように常に同様である； −EPROMでの消去動作、すなわち、基板への電荷の放出
時に、欠陥が系統的に生じ、 −続く読出し／消去サイクル中に同一のセル内で検出さ
れる不良は、直ちに破壊的なものではない。
消去に続く再読出し動作によって、消去が期待した効
果を生じていないことが示される時、この効果を発生さ
せるためには第２の消去を実施すれば十分であることが
実験によって分かる。また、この現象は極めて多くの回
数再現することができる。すなわち、セルが第１の欠陥
を有する時、正確な消去を得るためには、その消去は、
系統的に続いて２つの消去サイクルを必要とする。
果を生じていないことが示される時、この効果を発生さ
せるためには第２の消去を実施すれば十分であることが
実験によって分かる。また、この現象は極めて多くの回
数再現することができる。すなわち、セルが第１の欠陥
を有する時、正確な消去を得るためには、その消去は、
系統的に続いて２つの消去サイクルを必要とする。
メモリセルが動作するにつれて、これらの消去欠陥は
徐々に頻繁になり、その結果、２つの消去動作を含む段
階の後、所望の結果を得るためには３つの消去サイクル
を実施することが必要になる。ここでも、また、４つの
消去サイクルを実施することが必要になる前には、３つ
の消去サイクルからなる消去動作を多数回実施すること
ができる。本発明によるメモリセルの消去方法によっ
て、これらの特性を使用して、消去されたメモリセルの
機能を最適化し、同時に、各動作時に情報を外部に出力
することができる。
徐々に頻繁になり、その結果、２つの消去動作を含む段
階の後、所望の結果を得るためには３つの消去サイクル
を実施することが必要になる。ここでも、また、４つの
消去サイクルを実施することが必要になる前には、３つ
の消去サイクルからなる消去動作を多数回実施すること
ができる。本発明によるメモリセルの消去方法によっ
て、これらの特性を使用して、消去されたメモリセルの
機能を最適化し、同時に、各動作時に情報を外部に出力
することができる。
第４図は、本発明による消去方法を図示したものであ
る。上記のように、消去中に不良が生じる。その結果、
各消去動作は、製品の特性に明記されているように、ル
ーチンとして通常の消去サイクルを行い、それに続き、
読出しサイクルを実施する。アプリケーションプロセッ
サ内のカウンタを、各消去動作の始点でこのメモリセル
のために開き、値Ｃ＝０とする。読出し電圧VLが予想基
準電圧VRに等しい時、Ｃの値についてのテストによっ
て、Ｃ＝０の時、消去動作中のこのセルではそれ以前に
消去が実施されていないので、消去は正しいとみなされ
ることを確かめることができる。
る。上記のように、消去中に不良が生じる。その結果、
各消去動作は、製品の特性に明記されているように、ル
ーチンとして通常の消去サイクルを行い、それに続き、
読出しサイクルを実施する。アプリケーションプロセッ
サ内のカウンタを、各消去動作の始点でこのメモリセル
のために開き、値Ｃ＝０とする。読出し電圧VLが予想基
準電圧VRに等しい時、Ｃの値についてのテストによっ
て、Ｃ＝０の時、消去動作中のこのセルではそれ以前に
消去が実施されていないので、消去は正しいとみなされ
ることを確かめることができる。
また、反対に、読出し電圧VLが予想基準電圧VRと異な
る時、次にアプリケーションプロセッサ内で開くカウン
タ内の内容はインクリメントされ、Ｃ＝Ｃ＋１になる。
次に、Ｃの値を可能な最大消去数、すなわち、例えば、
６と比較する。この数を越えると、セルは決定的に消去
することが可能であるとみなされる。カウンタの内容が
６以下である限り、この同じメモリセルに対して、新し
い消去及び読出しサイクルがトリガされる。２番目の消
去サイクル、または、場合によっては第３番目または第
４番目の消去サイクル後、読出し電圧は基準電圧と等し
い時、Ｃの値を調べると、Ｃは０ではなく、すなわち、
正しい基準電圧を得るためには複数の消去サイクルが必
要であることが分かり、リターンコードの転送がトリガ
される。このリターンコードは、プロセッサを使用する
アプリケーションに送られる。これは、正確な消去の特
性値である基準電圧を得るために必要な消去数の特性値
である。
る時、次にアプリケーションプロセッサ内で開くカウン
タ内の内容はインクリメントされ、Ｃ＝Ｃ＋１になる。
次に、Ｃの値を可能な最大消去数、すなわち、例えば、
６と比較する。この数を越えると、セルは決定的に消去
することが可能であるとみなされる。カウンタの内容が
６以下である限り、この同じメモリセルに対して、新し
い消去及び読出しサイクルがトリガされる。２番目の消
去サイクル、または、場合によっては第３番目または第
４番目の消去サイクル後、読出し電圧は基準電圧と等し
い時、Ｃの値を調べると、Ｃは０ではなく、すなわち、
正しい基準電圧を得るためには複数の消去サイクルが必
要であることが分かり、リターンコードの転送がトリガ
される。このリターンコードは、プロセッサを使用する
アプリケーションに送られる。これは、正確な消去の特
性値である基準電圧を得るために必要な消去数の特性値
である。
アプリケーションプロセッサに開いたカウンタの内容
がこの消去動作では、必要なサイクル数が限界値、上記
の実施例では６に達する時、消去は実施されず、プロセ
ッサはこのカウンタの数値の特性値であるリターンコー
ドの転送をトリガして、メモリセルを消去することがで
きないことを示す。
がこの消去動作では、必要なサイクル数が限界値、上記
の実施例では６に達する時、消去は実施されず、プロセ
ッサはこのカウンタの数値の特性値であるリターンコー
ドの転送をトリガして、メモリセルを消去することがで
きないことを示す。
従って、得られた電圧値は不正確であるが、消去動作
を終了させる。
を終了させる。
メモリセルを消去するために、複数の消去サイクルが
必要である時、保護消去と呼ばれる補足の消去を実施す
ることがある。
必要である時、保護消去と呼ばれる補足の消去を実施す
ることがある。
正確な消去を得るために必要な消去サイクル数の特性
値であるリターンコードの転送によって、ユーザに、メ
モリを取り替えなければならない緊急度を表示すること
ができる。従って、本発明の方法によって、メモリセル
を消去する方法は、製造者によって設計された消去サイ
クル自体を修正するのでなく、消去が効果的に実現され
るまで必要ならば何回でも、消去サイクルを繰返す。こ
の消去サイクルの繰返しは、新しく消去サイクルが命令
されるたびに、消去動作の始点で、製品それ自体のプロ
セッサ、例えば、ICカードのプロセッサ、または、アプ
リケーションプロセッサ内のどちらかで、この製品の使
用中にこの終点に開くカウンタの内容を更新することに
よって、行う。このカウンタの内容を、極めて単純な論
理回路によって、消去動作がちょうど完了した時に、メ
モリセルの状態に応じてリターン信号を生成させること
ができる。
値であるリターンコードの転送によって、ユーザに、メ
モリを取り替えなければならない緊急度を表示すること
ができる。従って、本発明の方法によって、メモリセル
を消去する方法は、製造者によって設計された消去サイ
クル自体を修正するのでなく、消去が効果的に実現され
るまで必要ならば何回でも、消去サイクルを繰返す。こ
の消去サイクルの繰返しは、新しく消去サイクルが命令
されるたびに、消去動作の始点で、製品それ自体のプロ
セッサ、例えば、ICカードのプロセッサ、または、アプ
リケーションプロセッサ内のどちらかで、この製品の使
用中にこの終点に開くカウンタの内容を更新することに
よって、行う。このカウンタの内容を、極めて単純な論
理回路によって、消去動作がちょうど完了した時に、メ
モリセルの状態に応じてリターン信号を生成させること
ができる。
第５図は、上記の消去方法を実施するために設計され
たデバイスである。
たデバイスである。
上記のような２つの消去加工なメモリセルによって形
成されているEERPOM10は、アプリケーションのための作
動状態にある場合を除いて、電力給電されていない。作
動時及び／またはその記録またはその消去中、メモリ10
は、アプリケーションプロセッサであるマイクロプロセ
ッサ回路に接続されている。この回路は、クロックＨ
と、接続されたランダムアクセスメモリRAMのデータ
と、PROMメモリに記録されたその他のインストラクショ
ンとで、例えばICカードのようなメモリ10を管理するプ
ロセッサ20と、入／出力回路E/Sを備える。リターンコ
ードの形成は、RAM内のカウンタの計数状態を制御する
プロセッサによってトリガされる。このカウンタの状態
は、技術的に変えることが可能なので、各セルごとに頻
繁に変えることができる。
成されているEERPOM10は、アプリケーションのための作
動状態にある場合を除いて、電力給電されていない。作
動時及び／またはその記録またはその消去中、メモリ10
は、アプリケーションプロセッサであるマイクロプロセ
ッサ回路に接続されている。この回路は、クロックＨ
と、接続されたランダムアクセスメモリRAMのデータ
と、PROMメモリに記録されたその他のインストラクショ
ンとで、例えばICカードのようなメモリ10を管理するプ
ロセッサ20と、入／出力回路E/Sを備える。リターンコ
ードの形成は、RAM内のカウンタの計数状態を制御する
プロセッサによってトリガされる。このカウンタの状態
は、技術的に変えることが可能なので、各セルごとに頻
繁に変えることができる。
このプロセッサは、また、RAM内で開くカンウタの状
態に応じて、論理回路30に生成させるリターンコードを
制御することができる。これらの論理回路30は、第５図
に図示したようなメモリ装置それ自体によって形成され
る。そのリターンコードは、１つだけのメッセージ、例
えば、６回の試験後の消去の失敗のメッセージを出力す
るよりはむしろ、RAMのカウンタがインクリメントされ
るにつれて徐々に緊急の度合いを増す警告に対応する。
メッセージの数及びその内容は、ユーザに、このように
して操作されるメモリに対して後で払わなければらない
注意について情報を与える。
態に応じて、論理回路30に生成させるリターンコードを
制御することができる。これらの論理回路30は、第５図
に図示したようなメモリ装置それ自体によって形成され
る。そのリターンコードは、１つだけのメッセージ、例
えば、６回の試験後の消去の失敗のメッセージを出力す
るよりはむしろ、RAMのカウンタがインクリメントされ
るにつれて徐々に緊急の度合いを増す警告に対応する。
メッセージの数及びその内容は、ユーザに、このように
して操作されるメモリに対して後で払わなければらない
注意について情報を与える。
第１図は、書き込み時のMOSメモリセルの概略図であ
り、 第２図は、消去時のMOSメモリセルの概略図であり、 第３図は、消去不良のあるMOSメモリセルの概略図であ
り、 第４図は、本発明によるEEPROMメモリセクの消去方法の
フローチャートであり、 第５図は、本発明による消去方法の実施のために設計さ
れた装置の概略図である。 （主な参照番号） １……半導体基板、10……メモリ 20……プロセッサ Ｓ……ソース電極、Ｄ……ドレイン Ｇ……ゲート GF……フローティングゲート
り、 第２図は、消去時のMOSメモリセルの概略図であり、 第３図は、消去不良のあるMOSメモリセルの概略図であ
り、 第４図は、本発明によるEEPROMメモリセクの消去方法の
フローチャートであり、 第５図は、本発明による消去方法の実施のために設計さ
れた装置の概略図である。 （主な参照番号） １……半導体基板、10……メモリ 20……プロセッサ Ｓ……ソース電極、Ｄ……ドレイン Ｇ……ゲート GF……フローティングゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェラール バンギィ フランス国 13790 ペイニエ ロティ スマン ノートル―ダム ルュ デ ザ カシア ５ (56)参考文献 特開 昭55−8697（ＪＰ，Ａ) 特開 昭63−106996（ＪＰ，Ａ) 特開 昭54−2633（ＪＰ，Ａ)
Claims (5)
- 【請求項１】EEPROMメモリセルの消去方法であって、 メモリセルを消去する各動作の開始時に、消去制御プロ
セッサ（20）と接続されたランダムアクセスメモリ内に
カウンタを開き、初期化し、 上記EEPROMメモリセルに対して消去サイクルを実施し、
次に、読出しサイクルを実施し、読み出された電圧
（VL）を、消去状態に対応する基準電圧（VR）と比較
し、 上記読み出された電圧と上記基準電圧とが異なる時、上
記カウンタの内容が所定の数より小さい限りは、該カウ
ンタをインクリメントして新たに消去サイクル及び読出
しサイクルを実施し、次いで比較することを繰返し、 少なくとも２つの消去サイクル後に上記読み出した電圧
が上記基準電圧となった時、または、上記カウンタの内
容が所定の数に達した時、該カウンタの内容、従って、
消去動作に必要な消去サイクルの数に応じて、アプリケ
ーションの方へのリターンコードを転送する ことからなる方法。 - 【請求項２】上記読み出し電圧が上記基準電圧であると
き、上記カウンタの内容が０ではなく、上記基準電圧を
得るためには複数の消去サイクルが必要であった場合
に、リターンコードの転送の前に、追加の保護消去サイ
クルを命令することを特徴とする請求項１に記載の方
法。 - 【請求項３】メモリセルを消去する各動作の開始時に、
消去制御プロセッサ（20）と接続されたランダムアクセ
スメモリ内にカウンタを開き、初期化し、 上記EEPROMメモリセルに対して消去サイクルを実施し、
次に、読出しサイクルを実施し、読み出された電圧
（VL）を、消去状態に対応する基準電圧（VR）と比較
し、 上記読み出された電圧と上記基準電圧とが異なる時、上
記カウンタの内容が所定の数より小さい限りは、該カウ
ンタをインクリメントして新たに消去サイクル及び読出
しサイクルを実施し、次いで比較することを繰返し、 少なくとも２つの消去サイクル後に上記読み出した電圧
が上記基準電圧となった時、または、上記カウンタの内
容が所定の数に達した時、該カウンタの内容、従って、
消去動作に必要な消去サイクルの数に応じて、アプリケ
ーションの方へのリターンコードを転送する ことからなる、EEPROMメモリセルの消去方法を実施する
ための装置であって、 使用状態に置かれるときプロセッサに接続されるEEPROM
型メモリセル（10）によって構成されるメモリと、上記
プロセッサのランダムアクセスメモリ（RAM）内におい
て、上記カウンタを各消去動作の始点で開く手段と、上
記消去動作の終点で該カウンタの状態に応じてリターン
コードをトリガするための論理手段（30）とを備えるこ
とを特徴とする装置。 - 【請求項４】動作状態時を除くと電力が給電されないEE
PROMメモリセル（10）によって構成されたメモリ装置に
おけるEEPROMメモリセルの消去方法であって、 メモリセルを消去する各動作の開始時に、消去制御プロ
セッサ（20）と接続されたランダムアクセスメモリ内に
カウンタを開き、初期化し、 上記EEPROMメモリセルに対して消去サイクルを実施し、
次に、読出しサイクルを実施し、読み出された電圧
（VL）を、消去状態に対応する基準電圧（VR）と比較
し、 上記読み出された電圧と上記基準電圧とが異なる時、上
記カウンタの内容が所定の数より小さい限りは、該カウ
ンタをインクリメントして新たに消去サイクル及び読出
しサイクルを実施し、次いで比較することを繰返し、 少なくとも２つの消去サイクル後に上記読み出した電圧
が上記基準電圧となった時、または、上記カウンタの内
容が所定の数に達した時、該カウンタの内容、従って、
消去動作に必要な消去サイクルの時に応じて、アプリケ
ーションの方へのリターンコードを転送する ことからなる、EEPROMメモリセルの消去方法。 - 【請求項５】ICカード型の、EEPROMメモリセル（10）を
有するメモリ装置におけるEEPROMメモリセルの消去方法
であって、 メモリセルを消去する各動作の開始時に、消去制御プロ
セッサ（20）と接続されたランダムアクセスメモリ内に
カウンタを開き、初期化し、 上記EEPROMメモリセルに対して消去サイクルを実施し、
次に、読出しサイクルを実施し、読み出された電圧
（VL）を、消去状態に対応する基準電圧（VR）と比較
し、 上記読み出された電圧と上記基準電圧とが異なる時、上
記カウンタの内容が所定の数より小さい限りは、該カウ
ンタをインクリメントして新たに消去サイクル及び読出
しサイクルを実施し、次いで比較することを繰返し、 少なくとも２つの消去サイクル後に上記読み出した電圧
が上記基準電圧となった時、または、上記カウンタの内
容が所定の数に達した時、該カウンタの内容、従って、
消去動作に必要な消去サイクルの数に応じて、アプリケ
ーションの方へのリターンコードを転送する ことからなる、EEPROMメモリセルの消去方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8907467A FR2647941B1 (fr) | 1989-06-06 | 1989-06-06 | Procede d'effacement de points memoire, dispositif destine a sa mise en oeuvre, et son utilisation dans un dispositif a memoire non alimente |
| FR8907467 | 1989-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0395798A JPH0395798A (ja) | 1991-04-22 |
| JP2641147B2 true JP2641147B2 (ja) | 1997-08-13 |
Family
ID=9382422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14845090A Expired - Fee Related JP2641147B2 (ja) | 1989-06-06 | 1990-06-06 | メモリセルの消去方法、その方法を実施する装置並びに非給電メモリを備える装置内でのこの方法の使用 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5138580A (ja) |
| EP (1) | EP0409672B1 (ja) |
| JP (1) | JP2641147B2 (ja) |
| DE (1) | DE69012017T2 (ja) |
| ES (1) | ES2063306T3 (ja) |
| FR (1) | FR2647941B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| US5270979A (en) * | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
| US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
| FR2682522B1 (fr) * | 1991-10-11 | 1997-01-10 | Sgs Thomson Microelectronics | Procede pour verifier le contenu apres effacement d'une memoire permanente effacable, notamment de type eprom, dispositif pour sa mise en óoeuvre et memoire integrant ce dispositif. |
| JP2716906B2 (ja) * | 1992-03-27 | 1998-02-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH0750558B2 (ja) * | 1992-09-22 | 1995-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリ |
| US5388083A (en) * | 1993-03-26 | 1995-02-07 | Cirrus Logic, Inc. | Flash memory mass storage architecture |
| US5359558A (en) * | 1993-08-23 | 1994-10-25 | Advanced Micro Devices, Inc. | Flash eeprom array with improved high endurance |
| GB2283342B (en) * | 1993-10-26 | 1998-08-12 | Intel Corp | Programmable code store circuitry for a nonvolatile semiconductor memory device |
| US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US6081878A (en) | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US6801979B1 (en) | 1995-07-31 | 2004-10-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
| US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US6411546B1 (en) | 1997-03-31 | 2002-06-25 | Lexar Media, Inc. | Nonvolatile memory using flexible erasing methods and method and system for using same |
| US6064596A (en) * | 1997-12-26 | 2000-05-16 | Samsung Electronics Co., Ltd. | Nonvolatile integrated circuit memory devices and methods of operating same |
| US6040997A (en) * | 1998-03-25 | 2000-03-21 | Lexar Media, Inc. | Flash memory leveling architecture having no external latch |
| US6256755B1 (en) | 1998-10-19 | 2001-07-03 | International Business Machines Corporation | Apparatus and method for detecting defective NVRAM cells |
| US6374337B1 (en) | 1998-11-17 | 2002-04-16 | Lexar Media, Inc. | Data pipelining method and apparatus for memory control circuit |
| JP2002298590A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法 |
| US6837425B2 (en) | 2002-09-13 | 2005-01-04 | Visa U.S.A. Inc. | Compact protocol and solution for substantially offline messaging between portable consumer device and based device |
| WO2004040586A1 (en) * | 2002-10-28 | 2004-05-13 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2828836C2 (de) * | 1978-06-30 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch löschbarer, nichtflüchtiger Speicher |
| DE3315047A1 (de) * | 1983-04-26 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte schaltung mit einem als nichtfluechtiger schreib-lese-speicher ausgestalteten anwendungsspeicher |
| US4763305A (en) * | 1985-11-27 | 1988-08-09 | Motorola, Inc. | Intelligent write in an EEPROM with data and erase check |
| JPS63106996A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体集積回路装置 |
| US4758986A (en) * | 1987-02-20 | 1988-07-19 | Motorola, Inc. | Single transistor cell for electrically-erasable programmable read-only memory and array thereof |
-
1989
- 1989-06-06 FR FR8907467A patent/FR2647941B1/fr not_active Expired - Lifetime
-
1990
- 1990-05-30 US US07/530,230 patent/US5138580A/en not_active Expired - Fee Related
- 1990-06-06 JP JP14845090A patent/JP2641147B2/ja not_active Expired - Fee Related
- 1990-06-06 DE DE69012017T patent/DE69012017T2/de not_active Expired - Fee Related
- 1990-06-06 EP EP90401531A patent/EP0409672B1/fr not_active Expired - Lifetime
- 1990-06-06 ES ES90401531T patent/ES2063306T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0409672A1 (fr) | 1991-01-23 |
| FR2647941A1 (fr) | 1990-12-07 |
| DE69012017D1 (de) | 1994-10-06 |
| DE69012017T2 (de) | 1994-12-22 |
| US5138580A (en) | 1992-08-11 |
| EP0409672B1 (fr) | 1994-08-31 |
| JPH0395798A (ja) | 1991-04-22 |
| FR2647941B1 (fr) | 1991-08-30 |
| ES2063306T3 (es) | 1995-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641147B2 (ja) | メモリセルの消去方法、その方法を実施する装置並びに非給電メモリを備える装置内でのこの方法の使用 | |
| JP2862209B2 (ja) | 読み出し／書き込みメモリのプログラム可能寿命を延長する方法及び長寿命読み出し専用メモリ | |
| US5673222A (en) | Nonvolatile semiconductor memory device | |
| US6201731B1 (en) | Electronic memory with disturb prevention function | |
| US7417896B2 (en) | Flash memory device capable of reduced programming time | |
| JP3223375B2 (ja) | フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 | |
| US6654286B2 (en) | Nonvolatile semiconductor memory device detecting sign of data transformation | |
| US6055184A (en) | Semiconductor memory device having programmable parallel erase operation | |
| US5978273A (en) | Non-volatile semiconductor memory device | |
| KR930014616A (ko) | 불휘발성 반도체 기억장치 및 이 불휘발성 반도체 기억장치를 이용한 기억시스템 | |
| US20100014357A1 (en) | Flash-based fpga with secure reprogramming | |
| JPH10134586A (ja) | 不揮発性半導体記憶装置 | |
| US20060215461A1 (en) | Method for erasing an NROM cell | |
| KR100648254B1 (ko) | 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법 | |
| JP2007184073A (ja) | 基準フェイルビットの確認回路及び不揮発性半導体メモリ装置 | |
| JPH0748320B2 (ja) | 半導体不揮発性メモリ | |
| JPH09320287A (ja) | 不揮発性半導体記憶装置 | |
| EP2919236A1 (en) | One-time programming in reprogrammable memory | |
| JP3193810B2 (ja) | 不揮発性半導体記憶装置及びその試験方法 | |
| KR0172437B1 (ko) | 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치 | |
| US6115293A (en) | Non-volatile semiconductor memory device | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| US9996458B1 (en) | Memory sector retirement in a non-volatile memory | |
| CN101128884A (zh) | 一次性可编程锁存器及方法 | |
| KR100572564B1 (ko) | 불휘발성 메모리장치의 오동작 방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |