JPH01130399A

JPH01130399A - 半導体記憶回路

Info

Publication number: JPH01130399A
Application number: JP62289702A
Authority: JP
Inventors: Motoyuki Maeda; 前田　元行
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-11-17
Filing date: 1987-11-17
Publication date: 1989-05-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体記憶回路に関し、特に不良メモリ回路の
代替え用のための予備メモリ回路を備える半導体記憶回
路に関するものである。

（ロ）従来の技術第３図は従来例に係る半導体記憶回路の構成を示すブロ
ック図である０図において、（１）は正規メモリ回路で
あって正規メモリ回路群を構成している。（２）は正規
メモリ回路のデコーダであって、アドレス信号Ａ、〜Ａ
ｎ、Ａ、〜Ａｎに従って特定の正規メモリ回路を選択す
る。

（３）は正規メモリ回路群のうちで不良の回路がある場
合、これと代替えするために用意された予備メモリ回路
である。（４）と（５）は不良となった正規メモリ回路
と同一の番地をプログラムするためのプログラミング回
路であり、（６）は該プログラミング回路（４）と（５
）のプログラム番地を解読するデコーダセある。゛また（７）はプログラミング回路（４）　、　（５）に
よる予備メモリ回路（３）の選択を許容するイネーブル
信号（ＥＢＬ）を出力する予備メモリ回路イネーブルプ
ログラミング回路である。なお、プログラミング回路（
４）と（５）、予備メモリ回路イネーブルプログラミン
グ回路のプログラムは、例えばヒユーズの切断によって
行なわれる。

このように、従来例によれば予備メモリ回路を備えるこ
とにより、正規のメモリ回路群の中に不良回路が存在し
ても、適宜、予備メモリ回路と取り代えることにより、
良品の記憶回路として使用することができる。

（ハ）発明が解決しようとする問題点ところで、予備のメモリ回路は不良の正規のメモリ回路
の代わりに使用可能にプログラムされた後に、機能試験
が行なわれる。もちろん、予備のメモリ回路群は正規の
メモリ回路群に比べるとその占有面積が小さいため、不
良となる確率は少ない。

しかし、予備メモリ回路が不良である場合もあり、この
ときには予備メモリ回路に置換した後の記憶回路も依然
として不良である。

本発明はかかる従来の問題点に鑑みて創作されたもので
あり、予備メモリ回路による置換前に該予備メモリ回路
の機能試験を行なうことを可能とする半導体記憶回路の
提供を目的とする。

（ニ）問題点を解決するための手段上記目的は、第１図の原理ブロック図で示す本発明の半
導体記憶回路によって達成される。

図において、（ｌ）は正規メモリ回路であって正規メモ
リ回路群を構成している。（２）は正規メモリ回路のデ
コーダであって、アドレス信号Ａ、〜Ａｎ。

凪〜罷に従って特定の正規メモリ回路を選択する。

（３）は正規メモリ回路群のうちで不良の回路がある場
合、これと代替えするために用意された予備メモリ回路
である。（４）と（５）は不良となった正　　　−規メ
モリ回路と同一の番地をプログラムするためのプログラ
ミング回路であり、（６）はプログラミング回路（４）
と（５）のプログラミング番地を解読するデコーダであ
る。

また（７）はプログラミング回路（４）　、　（５）に
よる予備メモリ回路（３）の選択を許容するイネーブル
信号（ＥＢＬ）を出力する予備メモリ回路イネーブルプ
ログラミング回路である。

ここまでの回路構成は、従来例の回路構成（第３図）と
同一である。

本発明では、更に予備メモリ回路プログラミング回路（
７）のイネーブル信号（ＥＢＬ）ライン上に予備メモリ
回路テスト選択回路（８）を設けている。これにはテス
ト信号入力端子が設けられ、該端子を介してテスト信号
を外部から入力できるようにしている。

すなわち、第１図において、テスト信号をＨ”レベルに
することにより、予備メモリ回路イネーブルプログラム
回路（７）をプログラム（ヒユーズの切断）することな
しに予備メモリ回路（３）の機能試験を可能とする。

（ホ）作用正規メモリ回路群のうち、不良メモリ回路が含まれてい
るとき、該不良メモリ回路の代わりに予備メモリ回路を
選択すべく、該不良メモリ回路のアドレスと一致するよ
うに、プログラミング回路（４）と（５）のプログラム
を行なう、但し、予備メモリ回路自体が不良の場合もあ
りうる。

そこでテスト信号入力端子からテスト信号（“Ｈ”レベ
ル）を入力することにより、イネーブル信号（ＥＢＬ）
を生成して、予備メモリ回路デコーダ（６）の出力をア
クティブにする。これにより、所定の予備メモリ回路（
３）の選択が可能となって、該予備メモリ回路（３）の
機能の試験が可能となる。

試験の結果、予備メモリ回路（３）の機能が正常であれ
ば、予備メモリ回路イネーブルプログラミング回路（７
）のプログラムを行なえばよい。

逆に、試験の結果、予備メモリ回路（３）の機能が不良
のときには、不良の正規メモリ回路と置換しても無駄で
あるから、他の予備メモリ回路を使用するか、あるいは
該チップを不良にして廃棄すればよい。この場合には、
予備メモリ回路イネーブルプログラミング回路（７）の
プログラムやその他の試験工程等を省くことが可能とな
る。

（へ）実施例次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係る半導体記憶回路回路図
である。

図において、（８）は予備メモリ回路、（９）〜（１２
）は正規メモリ回路である。なお、ＷＬ、は予備メモリ
回路（８）のワードライン、ＷＬ、〜ＷＬ、は正規メモ
リ回路（９）〜（１０）のワードライン、ＢＬとＢＬは
ビットライン対である。

また〈１３）と（１４）は不良の正規メモリ回路と同じ
番地を選択するためのプログラミング回路で、（１５）
はその番地を解読して予備メモリ回路（８）を選択する
ための予備メモリ回路デコーダである。（１６）は正規
メモリ回路デコーダである。

（１７）は予備メモリ回路デコーダ（１５）の出力をア
クティブにする予備メモリ回路イネーブルプログラミン
グ回路であり、（１８）は外部テスト信号の入力により
イネーブル信号（ＥＢＬ）を出力する予備メモリ回路テ
スト選択回路である。

次に本発明の実施例回路の動作について説明するが、説
明を簡単にするために、アドレス入力をＡφ、ＡＩの２
つとする。

Ａφ−０，Ａｌ−０のとき、正規メモリ回路デコーダ（
１６）によって解読纏れてＷＬφがアクティブになり、
正規メモリ回路（９）が選択される。このようにしてＡ
φ−０，Ａｌ−１のとき正規メモリ回路（１０）が、Ａ
φ−１、Ａｌ−０のとき正規メモリ回路（１）が、Ａφ
−１，Ａｌ−１のとき正規メモリ回路（１２）が選択さ
れる。

次に、各正規メモリ回路の機能試験の結果、正規メモリ
回路（１０）が不良であったとする。そこでこの不良メ
モリ回路と予備メモリ回路（８）とを置換しなければな
らない、このため、Ａφ！０．Ａ＝１のとき、正規メモ
リ回路（１０）ではなく、予備メモリ回路（８）が選択
されるように、プログラミング回路（１３）と（１４）
において、プログラミング回路（１３）（７）ヒユーズ
を切断し、プログラミング回路（１４）のヒユーズはそ
のままにしておく。これにより、プログラミング回路（
１３）と（１４）の出力は“Ｈ”レベルとなり、予備メ
モリ回路デコーダ（１５）からＳＡＭＥ信号が出力され
る。

次に、本発明ではテスト信号入力端子から“Ｈ”レベル
信号を入力する。これにより予備メモリ回路テスト選択
回路（１８）からイネーブル信号（ＥＢＬ）が出力きれ
、予備メモリ回路デコーダ（１５）の出力するＳＡＭＥ
信号はゲート回路を通過してＮＥＤ信号として出力され
る。これにより正規メモリ回路デコーダ（１６）の出力
は非アクティブとなるので、正規メモリ回路（９）の代
わりに予備メモリ回路〈８）が選択される。

次いで予備メモリ回路（８）の機能試験を行なう、試験
の結果が良のとき、予備メモリ回路イネーブルプログラ
ミング回路（１７）のプログラムを行なう（ヒユーズを
切断する。）、これにより、回路全体としての良品チッ
プが得られる。

試験の結果が不良のとき、置換しても無駄であるから、
該チップを廃棄する。これにより、予備メモリ回路イネ
ーブルプログラミング回路（７）のプログラムやその他
の試験工程等を省くことが可能となる。

（ト）発明の詳細な説明したように、本発明によれば不良メモリー回路を
予備のメモリ回路に置き換える前に、予め該予備のメモ
リ回路の機能試験を行なうことが可能である。これによ
り、不良チップの救済かどうかを完全に把握した後に、
置換するので、無駄なプログラミング工程や機能試験時
間を費すこともない。

【図面の簡単な説明】

第１図は本発明の半導体記憶回路の原理ブロック図、第２図は本発明の実施例に係る半導体記憶回路の回路図
、第３図は従来例の半導体記憶回路のブロック図である。（１）、（９）〜（１２）・・・正規メモリ回路、　（
２）、　（１６）・・・正規メモリ回路デコーダ、　（
３）、（８）・・・予備メモリ回路、　（４）、　（５
）、　（１３）、　（１４）・・・プログラミング回路
、　（６）、　（１５）・・・予備メモリ回路デコーダ
、（７）、　（１７）・・・予備メモリ回路イネーブル
プログラミング回路、　（１８）・・・予備メモリ回路
テスト選択回路。

Claims

【特許請求の範囲】正規のメモリ回路群と、アドレス信号を解読して前記メモリ回路群のうちから特
定のメモリ回路を選択するデコーダと、予備用のメモリ
回路群と、前記正規のメモリ回路群のうち特定のメモリ回路が不良
のとき、プログラムによって該特定のメモリ回路の代わ
りに前記予備用のメモリ回路群の中の特定のメモリ回路
を選択可能とするプログラミング回路と、プログラムによって前記プログラミング回路に対してイ
ネーブル信号を出力し、該プログラミング回路が特定の
予備メモリ回路を選択するのを許容する予備メモリ回路
イネーブルプログラミング回路と、前記予備メモリ回路のイネーブルプログラミング回路が
プログラムされる前に、前記イネーブル信号を出力して
特定の予備メモリ回路を選択し、該予備メモリ回路のテ
ストを可能とする予備メモリ回路テスト選択回路とを有
することを特徴とする半導体記憶回路。