JPS60214138A - デ−タ伝送装置 - Google Patents

デ−タ伝送装置

Info

Publication number
JPS60214138A
JPS60214138A JP59071135A JP7113584A JPS60214138A JP S60214138 A JPS60214138 A JP S60214138A JP 59071135 A JP59071135 A JP 59071135A JP 7113584 A JP7113584 A JP 7113584A JP S60214138 A JPS60214138 A JP S60214138A
Authority
JP
Japan
Prior art keywords
line
data
microprocessor
level
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59071135A
Other languages
English (en)
Inventor
Tomoaki Abe
朋明 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59071135A priority Critical patent/JPS60214138A/ja
Publication of JPS60214138A publication Critical patent/JPS60214138A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサ間における信号の授受に
利用するデータ゛伝送装置に関するものである。
従来例の構成とその問題点 第1図は従来のマイクロプロセッサ間のデータ伝送装置
を示している。第1図において、1はマイクロプロセッ
サであり、このマイクロプロセッサ1はマイクロプロセ
ッサ2に4本の要求線3゜4.6.7とデータライン5
,8によって接続されている。3はマイクロプロセッサ
1からマイクロプロセッサ2へ対するデータ送信要求線
である。
4はマイクロフロセッサ1からのデータ送信要求に対応
して、マイクロプロセッサ2から出力される受信終了線
である。5はマイクロフロセッサ1から出力されるデー
タ送信線である。6はマイクロフロセッサ2からマイク
ロプロセッサ1へ対スるデータ送信要求線である。7は
マイクロプロセッサ2からのデータ送信要求に対応して
マイクロフロセッサ1から出力される受信終了線である
8はマイクロプロセッサ2から出力されるデータ送信線
である。
次に、上記従来例の動作について説明する。第2図にマ
イクロプロセッサ1からマイクロプロセッサ2ヘデータ
を送るタイミングの例を示す。
壕ず、マイクロプロ七ノt 1 、’、9マイクロプロ
セノザ2に対し、データを送信する為の送信要求信号9
と送信データ11を出力する。これに対し、−4゛イク
ロブ1J七y”)’2側では、この送信要求信号を検出
し、次にデータラf〜′より送信データを読み取る。マ
イク[1プロセツサ2は、送信データを読み込んだこと
を、受信路j′線を用いて、マ・fクロブ「1セC・ザ
1−\知らぜ、次の動作に入る。
しかしながら、上記従来例におい−Cは2本のデータラ
インと4本の制(財)ラインが必要である。、−マた、
2つのマイクロブ[Iセノザを用いる場合、必−rLも
2−T)のマイクロプロセッサの機能が等しくなく、−
力をマスタマ・イクロプロセノサトシ、モう一力を機能
の劣るスレーブマイクロ1ブロセツナとする(−とが多
く、この場合、ト認従来例を用いてシステムを構成する
と、スレーブマイクロ1ブロセ、)−リのplk能を純
えてしまい、2つのマ・イ、りDゾロ七ノーQを用いた
7に味が薄らいでしまう問題点があった。
発明の目的 本発明は、上記従来例の欠点を除去するものであり、2
つのマイクロプロセッサを用い/と一/スjムにおいて
、2つのマイクロプロL/す間のデータ伝送をより容易
に行ない1.タフトウー1ア十の負担を軽減I−7、機
能の向上を図ることを「1的と一トる。−5発明の構成 本発明は上記「1的を達成する/【1めに、マイクI−
lプロ+ノザ間に接続された双方向データラインの空き
を検出し、ノことき、送信要求を行ない、相丁側からの
受信要求があると、送信データを出力し、送信データ出
力後に送信要求を終了し−、受信要求信号の終「を検け
ll、たとへ、双2ノj向データラインを開放するもの
である。
実施例の説明 以F本発明の一実施例の構成につ(、−)で、図面杏と
もに説明する。
第3図において、12はマ・イクロゾ「IセノザIであ
り、マイクロプロセッサ1113と2本の制御線14.
15と双方向データライン16によって接続さJlてい
る。14はマイクロプロセッサ12から、マイクロプロ
セッサ13へ制御データを送る1本の制御線で、ストロ
ーブ1ラインと呼ぶ。
15fdマイクロブD +ノザ13かう、マイクロブ゛
「1十ノ型12に対するストローブ11ラインである。
16は2つのマ〜イクロ=?ンビーーータ間でデータを
双方向に送受信を行なう双方向ブータラインである。
次に、上記実施例の動作について説明する。第4図は、
マイクII −、/’ [−、、Iセッサ1からマイク
ロプロセッサ2に対してデータを送信するシーケンスを
示す、まず初期に、マイクロプロセッサ1はス(・Ii
+−ブItライン15がハイレベルであるかを検出し、
ハイレベルであ〕′Lばストロ−ブ1ライン14を立ち
トげる。これを20に示J。マイクロプロセッサ13は
とのスト「1−ノ用ライン14の立ち下がりを検出する
と、ス)o−ブ■ライン15を立ちトげ、受信状態に入
ったことをマイクロプロ七ノーリ12へ知らぜる。とれ
を21に示す。マイクロプロセッサ12ば、スト「スー
ブ11ライン15の立ち下がりを検出し、マイクロプロ
セッサ1;3が受信状態となったととを知り、双方向デ
ータライン16に送信データを出力し、同[情にスト[
コープIライン14を立ち士げる。べれを22.23に
示す。マイクロプロセッサ1:3は、ストローブ1ライ
ン14の立ち上がりを検出することで、双方向データラ
イン16に送信データが出力されたことを知り、送信デ
ータを読みiΔむ。マイクロプロセッサi :(di 
データを読み込むと、こえ1を示す為、ストロ−グ11
ライン15を立ら+げる。(−れを24に示す。最後に
、マイクロブ「1セノ現12はこのデータ読み込み終j
′信已、ストローブIIライン15の立ち上がりを検出
し、双方向ブータラインを開放にする。
上記に示しだルーチンをマイクロプロセッサリで実現す
るフローチー1・−刊・を第5図に示す○第5図におい
て、26はス)o−ブ■ライ/15のハイレベルヲ検出
するルーチンで、ノヘイレベルであれば双方向データラ
イン16が開放されていることが分かる。27は双方向
データラインが開放されているならば、マイクロプロセ
ッサ13に対し送信要求としていストローブエライン1
4を立ち下げるルーチンである。ルーチン27において
、送信要求を送シ出したならば、ルーチン28にて受信
要求信号として、ストローブ■ラインが立ち下げられる
のを待つ。ルーチン28にて、受信要求信号が検出され
たならば、双方向データラインへルーチン29にてデー
タを出力する。
マイクロプロセッサ12は、双方向データライン16へ
データを出力した後、双方向データライン有効信号とし
て、ストローブエラインをルーチン30にてハイレベル
とする。このとき、受信側のマイクロプロセッサ13は
、ストローブエライン14のハイレベルを検出しており
、ストローブエライン14がハイレベルとなったならば
、双方向データラインよりデータを読み込む。マイクロ
プロセッサ13は、データを読み込んだ後、データ読み
込み終了信号としてストローブ■ライン15をハイレベ
ルとする。この間マイクロプロセッサ12側では、マイ
クロプロセッサ13よりのデータ読み込み終了信号を待
ち受けており(ルーチン31)、ストローフllライン
15がノーイレベルになった時点で双方向データライン
16を開放とする(ルーチン32)。
第6図は、マイクロプロセッサ12から送信データを受
信するマイクロプロセッサ13のフローチャートである
。第6図において、33はマイクロプロセッサ13から
の送信要求を検出するルーチンである。このルーチン3
3でストローブエライン14がローレベルであることが
検出されたならば、ルーチン34において受信要求とし
てストローブ■ライン15をローレベルとする。マイク
ロプロセッサ13は、受信要求を出力したならば次にス
トローブエライン14がハイレベルとされ、双方向デー
タライン16上のデータが有効であるとなるまで待つ。
ストローブエライン14がハイレベルとなシ、双方向デ
ータライン16上のデータが有効となった時点でデータ
入力をルーチン36にて行なう。双方向データライン1
6からデータを読み込んだならば、マイクロプロセッサ
13はデータ読み込み終了信号として、ストローブ■ラ
イン15をハイレベルにする。
次に、マイクロプロセッサ13は、マイクロプロセッサ
12が読み込み終了信号を検出し、再び双方向データラ
インを開放とするまでの間、一定時間待つループを38
にて実行する。
上記本発明の例に示した通り、本方式を用いることによ
シ、2つのマイクロプロセッサ間の接続線を半分にする
ことが可能となる。
発明の効果 本発明は上記のような構成であり、以下に示す効果が得
られるものである。
(a) データラインが双方向であるため、従来例に比
較して半分の接続で処理できる。
(b) データ伝送の処理が簡単であるため、処理速度
の遅いマイクロプロセッサとも接続できる。
(C) 双方向データラインが、シリアルあるいはパラ
レルデータ伝送にも同様に対応できる。
【図面の簡単な説明】
第1図は従来のデータ伝送装置のブロック図、第2図は
同装置の動作説明図、第3図は本発明の一実施例におけ
るデータ伝送装置のブロック図、第4図は同装置の動作
説明図、第5図、第6図は同装置のフローチャートであ
る。 12.13・・・マイクロプロセッサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
.[り」 f2 1 第21ツー 第3図 /2 A5’ 第4図 t’y 2ρ 28 \ 第5図 第6I7I

Claims (1)

    【特許請求の範囲】
  1. マイクロプロセッサ間に接続された双方向データライン
    の空きを検出する手段と、双方向データラインの空きを
    検出したとき、送信要求を送信する手段と、送信要求を
    送信したとき、相手側からの受信要求信号を検出する手
    段と、相手側からの受信要求を受信したとき、双方向デ
    ータラインに送信データを出力する手段と、双方向デー
    タラインに送信データを出力した後、送信要求信号を終
    了する手段と、送信要求信号出力を終了したとき、受信
    要求信号出力の終了を検出する手段と、受信
JP59071135A 1984-04-10 1984-04-10 デ−タ伝送装置 Pending JPS60214138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59071135A JPS60214138A (ja) 1984-04-10 1984-04-10 デ−タ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59071135A JPS60214138A (ja) 1984-04-10 1984-04-10 デ−タ伝送装置

Publications (1)

Publication Number Publication Date
JPS60214138A true JPS60214138A (ja) 1985-10-26

Family

ID=13451829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59071135A Pending JPS60214138A (ja) 1984-04-10 1984-04-10 デ−タ伝送装置

Country Status (1)

Country Link
JP (1) JPS60214138A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233634A (ja) * 1987-03-23 1988-09-29 Mitsui Seiki Kogyo Co Ltd 汎用シ−ケンサ間の両方向性信号回路構造
JP2002336513A (ja) * 2001-05-18 2002-11-26 Heiwa Corp 複数の制御基板を備えた遊技機およびそのインターフェース方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843646A (ja) * 1981-09-10 1983-03-14 Fujitsu Ltd 情報転送方式
JPS58169274A (ja) * 1982-03-31 1983-10-05 Nec Home Electronics Ltd マイクロコンピユ−タ相互間に於けるデ−タ伝送方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843646A (ja) * 1981-09-10 1983-03-14 Fujitsu Ltd 情報転送方式
JPS58169274A (ja) * 1982-03-31 1983-10-05 Nec Home Electronics Ltd マイクロコンピユ−タ相互間に於けるデ−タ伝送方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233634A (ja) * 1987-03-23 1988-09-29 Mitsui Seiki Kogyo Co Ltd 汎用シ−ケンサ間の両方向性信号回路構造
JP2002336513A (ja) * 2001-05-18 2002-11-26 Heiwa Corp 複数の制御基板を備えた遊技機およびそのインターフェース方法

Similar Documents

Publication Publication Date Title
US5727233A (en) Byte-mode and burst-mode data transfer mechanism for a high-speed serial interface
US4510599A (en) Prioritized unidirectional distributed bus accessing system
CN113242168B (zh) 一种单总线通讯方法
JPS60214138A (ja) デ−タ伝送装置
JPH10262040A (ja) データの同期方法、およびその方法を実施する送信機および受信機
JPH0485654A (ja) マイクロプロセッサの制御方法
JPH047620B2 (ja)
JP2623816B2 (ja) 信号伝送方式
JP2969868B2 (ja) 定間隔短固定長データ伝送方式
JPS6328376B2 (ja)
JPH0342741B2 (ja)
KR890002301Y1 (ko) 컴퓨터 터미널의 통신 포오트 확장회로
JP2636003B2 (ja) データ転送制御装置
JPS6096045A (ja) 通信制御方式
JPS6119581Y2 (ja)
JPS59119439A (ja) バツフア・ビジ−回避方式
JPS61186046A (ja) 端末接続制御方式
JPS6368958A (ja) デ−タ転送装置
JPS6055463A (ja) マルチプロセツサシステム
JPS62285551A (ja) デ−タ伝送装置
JPS616949A (ja) 同期制御方式
JPH01129632A (ja) 通信制御装置
JPS58169274A (ja) マイクロコンピユ−タ相互間に於けるデ−タ伝送方式
JPH01286550A (ja) インタフェース方式
JPH0361389B2 (ja)