JPS60214138A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS60214138A JPS60214138A JP59071135A JP7113584A JPS60214138A JP S60214138 A JPS60214138 A JP S60214138A JP 59071135 A JP59071135 A JP 59071135A JP 7113584 A JP7113584 A JP 7113584A JP S60214138 A JPS60214138 A JP S60214138A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- microprocessor
- level
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプロセッサ間における信号の授受に
利用するデータ゛伝送装置に関するものである。
利用するデータ゛伝送装置に関するものである。
従来例の構成とその問題点
第１図は従来のマイクロプロセッサ間のデータ伝送装置
を示している。第１図において、１はマイクロプロセッ
サであり、このマイクロプロセッサ１はマイクロプロセ
ッサ２に４本の要求線３゜４．６．７とデータライン５
，８によって接続されている。３はマイクロプロセッサ
１からマイクロプロセッサ２へ対するデータ送信要求線
である。
を示している。第１図において、１はマイクロプロセッ
サであり、このマイクロプロセッサ１はマイクロプロセ
ッサ２に４本の要求線３゜４．６．７とデータライン５
，８によって接続されている。３はマイクロプロセッサ
１からマイクロプロセッサ２へ対するデータ送信要求線
である。
４はマイクロフロセッサ１からのデータ送信要求に対応
して、マイクロプロセッサ２から出力される受信終了線
である。５はマイクロフロセッサ１から出力されるデー
タ送信線である。６はマイクロフロセッサ２からマイク
ロプロセッサ１へ対スるデータ送信要求線である。７は
マイクロプロセッサ２からのデータ送信要求に対応して
マイクロフロセッサ１から出力される受信終了線である
。
して、マイクロプロセッサ２から出力される受信終了線
である。５はマイクロフロセッサ１から出力されるデー
タ送信線である。６はマイクロフロセッサ２からマイク
ロプロセッサ１へ対スるデータ送信要求線である。７は
マイクロプロセッサ２からのデータ送信要求に対応して
マイクロフロセッサ１から出力される受信終了線である
。
８はマイクロプロセッサ２から出力されるデータ送信線
である。
である。
次に、上記従来例の動作について説明する。第２図にマ
イクロプロセッサ１からマイクロプロセッサ２ヘデータ
を送るタイミングの例を示す。
イクロプロセッサ１からマイクロプロセッサ２ヘデータ
を送るタイミングの例を示す。
壕ず、マイクロプロ七ノｔ １ 、’、９マイクロプロ
セノザ２に対し、データを送信する為の送信要求信号９
と送信データ１１を出力する。これに対し、−４゛イク
ロブ１Ｊ七ｙ”）’２側では、この送信要求信号を検出
し、次にデータラｆ〜′より送信データを読み取る。マ
イク［１プロセツサ２は、送信データを読み込んだこと
を、受信路ｊ′線を用いて、マ・ｆクロブ「１セＣ・ザ
１−＼知らぜ、次の動作に入る。
セノザ２に対し、データを送信する為の送信要求信号９
と送信データ１１を出力する。これに対し、−４゛イク
ロブ１Ｊ七ｙ”）’２側では、この送信要求信号を検出
し、次にデータラｆ〜′より送信データを読み取る。マ
イク［１プロセツサ２は、送信データを読み込んだこと
を、受信路ｊ′線を用いて、マ・ｆクロブ「１セＣ・ザ
１−＼知らぜ、次の動作に入る。
しかしながら、上記従来例におい−Ｃは２本のデータラ
インと４本の制（財）ラインが必要である。、−マた、
２つのマイクロブ［Ｉセノザを用いる場合、必−ｒＬも
２−Ｔ）のマイクロプロセッサの機能が等しくなく、−
力をマスタマ・イクロプロセノサトシ、モう一力を機能
の劣るスレーブマイクロ１ブロセツナとする（−とが多
く、この場合、ト認従来例を用いてシステムを構成する
と、スレーブマイクロ１ブロセ、）−リのｐｌｋ能を純
えてしまい、２つのマ・イ、りＤゾロ七ノーＱを用いた
７に味が薄らいでしまう問題点があった。
インと４本の制（財）ラインが必要である。、−マた、
２つのマイクロブ［Ｉセノザを用いる場合、必−ｒＬも
２−Ｔ）のマイクロプロセッサの機能が等しくなく、−
力をマスタマ・イクロプロセノサトシ、モう一力を機能
の劣るスレーブマイクロ１ブロセツナとする（−とが多
く、この場合、ト認従来例を用いてシステムを構成する
と、スレーブマイクロ１ブロセ、）−リのｐｌｋ能を純
えてしまい、２つのマ・イ、りＤゾロ七ノーＱを用いた
７に味が薄らいでしまう問題点があった。
発明の目的
本発明は、上記従来例の欠点を除去するものであり、２
つのマイクロプロセッサを用い／と一／スｊムにおいて
、２つのマイクロプロＬ／す間のデータ伝送をより容易
に行ない１．タフトウー１ア十の負担を軽減Ｉ−７、機
能の向上を図ることを「１的と一トる。−５発明の構成 本発明は上記「１的を達成する／【１めに、マイクＩ−
ｌプロ＋ノザ間に接続された双方向データラインの空き
を検出し、ノことき、送信要求を行ない、相丁側からの
受信要求があると、送信データを出力し、送信データ出
力後に送信要求を終了し−、受信要求信号の終「を検け
ｌｌ、たとへ、双２ノｊ向データラインを開放するもの
である。
つのマイクロプロセッサを用い／と一／スｊムにおいて
、２つのマイクロプロＬ／す間のデータ伝送をより容易
に行ない１．タフトウー１ア十の負担を軽減Ｉ−７、機
能の向上を図ることを「１的と一トる。−５発明の構成 本発明は上記「１的を達成する／【１めに、マイクＩ−
ｌプロ＋ノザ間に接続された双方向データラインの空き
を検出し、ノことき、送信要求を行ない、相丁側からの
受信要求があると、送信データを出力し、送信データ出
力後に送信要求を終了し−、受信要求信号の終「を検け
ｌｌ、たとへ、双２ノｊ向データラインを開放するもの
である。
実施例の説明
以Ｆ本発明の一実施例の構成につ（、−）で、図面杏と
もに説明する。
もに説明する。
第３図において、１２はマ・イクロゾ「ＩセノザＩであ
り、マイクロプロセッサ１１１３と２本の制御線１４．
１５と双方向データライン１６によって接続さＪｌてい
る。１４はマイクロプロセッサ１２から、マイクロプロ
セッサ１３へ制御データを送る１本の制御線で、ストロ
ーブ１ラインと呼ぶ。
り、マイクロプロセッサ１１１３と２本の制御線１４．
１５と双方向データライン１６によって接続さＪｌてい
る。１４はマイクロプロセッサ１２から、マイクロプロ
セッサ１３へ制御データを送る１本の制御線で、ストロ
ーブ１ラインと呼ぶ。
１５ｆｄマイクロブＤ ＋ノザ１３かう、マイクロブ゛
「１十ノ型１２に対するストローブ１１ラインである。
「１十ノ型１２に対するストローブ１１ラインである。
１６は２つのマ〜イクロ＝？ンビーーータ間でデータを
双方向に送受信を行なう双方向ブータラインである。
双方向に送受信を行なう双方向ブータラインである。
次に、上記実施例の動作について説明する。第４図は、
マイクＩＩ −、／’ ［−、、Ｉセッサ１からマイク
ロプロセッサ２に対してデータを送信するシーケンスを
示す、まず初期に、マイクロプロセッサ１はス（・Ｉｉ
＋−ブＩｔライン１５がハイレベルであるかを検出し、
ハイレベルであ〕′Ｌばストロ−ブ１ライン１４を立ち
トげる。これを２０に示Ｊ。マイクロプロセッサ１３は
とのスト「１−ノ用ライン１４の立ち下がりを検出する
と、ス）ｏ−ブ■ライン１５を立ちトげ、受信状態に入
ったことをマイクロプロ七ノーリ１２へ知らぜる。とれ
を２１に示す。マイクロプロセッサ１２ば、スト「スー
ブ１１ライン１５の立ち下がりを検出し、マイクロプロ
セッサ１；３が受信状態となったととを知り、双方向デ
ータライン１６に送信データを出力し、同［情にスト［
コープＩライン１４を立ち士げる。べれを２２．２３に
示す。マイクロプロセッサ１：３は、ストローブ１ライ
ン１４の立ち上がりを検出することで、双方向データラ
イン１６に送信データが出力されたことを知り、送信デ
ータを読みｉΔむ。マイクロプロセッサｉ ：（ｄｉ
データを読み込むと、こえ１を示す為、ストロ−グ１１
ライン１５を立ら＋げる。（−れを２４に示す。最後に
、マイクロブ「１セノ現１２はこのデータ読み込み終ｊ
′信已、ストローブＩＩライン１５の立ち上がりを検出
し、双方向ブータラインを開放にする。
マイクＩＩ −、／’ ［−、、Ｉセッサ１からマイク
ロプロセッサ２に対してデータを送信するシーケンスを
示す、まず初期に、マイクロプロセッサ１はス（・Ｉｉ
＋−ブＩｔライン１５がハイレベルであるかを検出し、
ハイレベルであ〕′Ｌばストロ−ブ１ライン１４を立ち
トげる。これを２０に示Ｊ。マイクロプロセッサ１３は
とのスト「１−ノ用ライン１４の立ち下がりを検出する
と、ス）ｏ−ブ■ライン１５を立ちトげ、受信状態に入
ったことをマイクロプロ七ノーリ１２へ知らぜる。とれ
を２１に示す。マイクロプロセッサ１２ば、スト「スー
ブ１１ライン１５の立ち下がりを検出し、マイクロプロ
セッサ１；３が受信状態となったととを知り、双方向デ
ータライン１６に送信データを出力し、同［情にスト［
コープＩライン１４を立ち士げる。べれを２２．２３に
示す。マイクロプロセッサ１：３は、ストローブ１ライ
ン１４の立ち上がりを検出することで、双方向データラ
イン１６に送信データが出力されたことを知り、送信デ
ータを読みｉΔむ。マイクロプロセッサｉ ：（ｄｉ
データを読み込むと、こえ１を示す為、ストロ−グ１１
ライン１５を立ら＋げる。（−れを２４に示す。最後に
、マイクロブ「１セノ現１２はこのデータ読み込み終ｊ
′信已、ストローブＩＩライン１５の立ち上がりを検出
し、双方向ブータラインを開放にする。
上記に示しだルーチンをマイクロプロセッサリで実現す
るフローチー１・−刊・を第５図に示す○第５図におい
て、２６はス）ｏ−ブ■ライ／１５のハイレベルヲ検出
するルーチンで、ノヘイレベルであれば双方向データラ
イン１６が開放されていることが分かる。２７は双方向
データラインが開放されているならば、マイクロプロセ
ッサ１３に対し送信要求としていストローブエライン１
４を立ち下げるルーチンである。ルーチン２７において
、送信要求を送シ出したならば、ルーチン２８にて受信
要求信号として、ストローブ■ラインが立ち下げられる
のを待つ。ルーチン２８にて、受信要求信号が検出され
たならば、双方向データラインへルーチン２９にてデー
タを出力する。
るフローチー１・−刊・を第５図に示す○第５図におい
て、２６はス）ｏ−ブ■ライ／１５のハイレベルヲ検出
するルーチンで、ノヘイレベルであれば双方向データラ
イン１６が開放されていることが分かる。２７は双方向
データラインが開放されているならば、マイクロプロセ
ッサ１３に対し送信要求としていストローブエライン１
４を立ち下げるルーチンである。ルーチン２７において
、送信要求を送シ出したならば、ルーチン２８にて受信
要求信号として、ストローブ■ラインが立ち下げられる
のを待つ。ルーチン２８にて、受信要求信号が検出され
たならば、双方向データラインへルーチン２９にてデー
タを出力する。
マイクロプロセッサ１２は、双方向データライン１６へ
データを出力した後、双方向データライン有効信号とし
て、ストローブエラインをルーチン３０にてハイレベル
とする。このとき、受信側のマイクロプロセッサ１３は
、ストローブエライン１４のハイレベルを検出しており
、ストローブエライン１４がハイレベルとなったならば
、双方向データラインよりデータを読み込む。マイクロ
プロセッサ１３は、データを読み込んだ後、データ読み
込み終了信号としてストローブ■ライン１５をハイレベ
ルとする。この間マイクロプロセッサ１２側では、マイ
クロプロセッサ１３よりのデータ読み込み終了信号を待
ち受けており（ルーチン３１）、ストローフｌｌライン
１５がノーイレベルになった時点で双方向データライン
１６を開放とする（ルーチン３２）。
データを出力した後、双方向データライン有効信号とし
て、ストローブエラインをルーチン３０にてハイレベル
とする。このとき、受信側のマイクロプロセッサ１３は
、ストローブエライン１４のハイレベルを検出しており
、ストローブエライン１４がハイレベルとなったならば
、双方向データラインよりデータを読み込む。マイクロ
プロセッサ１３は、データを読み込んだ後、データ読み
込み終了信号としてストローブ■ライン１５をハイレベ
ルとする。この間マイクロプロセッサ１２側では、マイ
クロプロセッサ１３よりのデータ読み込み終了信号を待
ち受けており（ルーチン３１）、ストローフｌｌライン
１５がノーイレベルになった時点で双方向データライン
１６を開放とする（ルーチン３２）。
第６図は、マイクロプロセッサ１２から送信データを受
信するマイクロプロセッサ１３のフローチャートである
。第６図において、３３はマイクロプロセッサ１３から
の送信要求を検出するルーチンである。このルーチン３
３でストローブエライン１４がローレベルであることが
検出されたならば、ルーチン３４において受信要求とし
てストローブ■ライン１５をローレベルとする。マイク
ロプロセッサ１３は、受信要求を出力したならば次にス
トローブエライン１４がハイレベルとされ、双方向デー
タライン１６上のデータが有効であるとなるまで待つ。
信するマイクロプロセッサ１３のフローチャートである
。第６図において、３３はマイクロプロセッサ１３から
の送信要求を検出するルーチンである。このルーチン３
３でストローブエライン１４がローレベルであることが
検出されたならば、ルーチン３４において受信要求とし
てストローブ■ライン１５をローレベルとする。マイク
ロプロセッサ１３は、受信要求を出力したならば次にス
トローブエライン１４がハイレベルとされ、双方向デー
タライン１６上のデータが有効であるとなるまで待つ。
ストローブエライン１４がハイレベルとなシ、双方向デ
ータライン１６上のデータが有効となった時点でデータ
入力をルーチン３６にて行なう。双方向データライン１
６からデータを読み込んだならば、マイクロプロセッサ
１３はデータ読み込み終了信号として、ストローブ■ラ
イン１５をハイレベルにする。
ータライン１６上のデータが有効となった時点でデータ
入力をルーチン３６にて行なう。双方向データライン１
６からデータを読み込んだならば、マイクロプロセッサ
１３はデータ読み込み終了信号として、ストローブ■ラ
イン１５をハイレベルにする。
次に、マイクロプロセッサ１３は、マイクロプロセッサ
１２が読み込み終了信号を検出し、再び双方向データラ
インを開放とするまでの間、一定時間待つループを３８
にて実行する。
１２が読み込み終了信号を検出し、再び双方向データラ
インを開放とするまでの間、一定時間待つループを３８
にて実行する。
上記本発明の例に示した通り、本方式を用いることによ
シ、２つのマイクロプロセッサ間の接続線を半分にする
ことが可能となる。
シ、２つのマイクロプロセッサ間の接続線を半分にする
ことが可能となる。
発明の効果
本発明は上記のような構成であり、以下に示す効果が得
られるものである。
られるものである。
（ａ） データラインが双方向であるため、従来例に比
較して半分の接続で処理できる。
較して半分の接続で処理できる。
（ｂ） データ伝送の処理が簡単であるため、処理速度
の遅いマイクロプロセッサとも接続できる。
の遅いマイクロプロセッサとも接続できる。
（Ｃ） 双方向データラインが、シリアルあるいはパラ
レルデータ伝送にも同様に対応できる。
レルデータ伝送にも同様に対応できる。
第１図は従来のデータ伝送装置のブロック図、第２図は
同装置の動作説明図、第３図は本発明の一実施例におけ
るデータ伝送装置のブロック図、第４図は同装置の動作
説明図、第５図、第６図は同装置のフローチャートであ
る。 １２．１３・・・マイクロプロセッサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
．［り」 ｆ２ １ 第２１ツー 第３図 ／２ Ａ５’ 第４図 ｔ’ｙ ２ρ ２８ ＼ 第５図 第６Ｉ７Ｉ
同装置の動作説明図、第３図は本発明の一実施例におけ
るデータ伝送装置のブロック図、第４図は同装置の動作
説明図、第５図、第６図は同装置のフローチャートであ
る。 １２．１３・・・マイクロプロセッサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
．［り」 ｆ２ １ 第２１ツー 第３図 ／２ Ａ５’ 第４図 ｔ’ｙ ２ρ ２８ ＼ 第５図 第６Ｉ７Ｉ
Claims (1)
- マイクロプロセッサ間に接続された双方向データライン
の空きを検出する手段と、双方向データラインの空きを
検出したとき、送信要求を送信する手段と、送信要求を
送信したとき、相手側からの受信要求信号を検出する手
段と、相手側からの受信要求を受信したとき、双方向デ
ータラインに送信データを出力する手段と、双方向デー
タラインに送信データを出力した後、送信要求信号を終
了する手段と、送信要求信号出力を終了したとき、受信
要求信号出力の終了を検出する手段と、受信
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071135A JPS60214138A (ja) | 1984-04-10 | 1984-04-10 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071135A JPS60214138A (ja) | 1984-04-10 | 1984-04-10 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214138A true JPS60214138A (ja) | 1985-10-26 |
Family
ID=13451829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59071135A Pending JPS60214138A (ja) | 1984-04-10 | 1984-04-10 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233634A (ja) * | 1987-03-23 | 1988-09-29 | Mitsui Seiki Kogyo Co Ltd | 汎用シ−ケンサ間の両方向性信号回路構造 |
| JP2002336513A (ja) * | 2001-05-18 | 2002-11-26 | Heiwa Corp | 複数の制御基板を備えた遊技機およびそのインターフェース方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843646A (ja) * | 1981-09-10 | 1983-03-14 | Fujitsu Ltd | 情報転送方式 |
| JPS58169274A (ja) * | 1982-03-31 | 1983-10-05 | Nec Home Electronics Ltd | マイクロコンピユ−タ相互間に於けるデ−タ伝送方式 |
-
1984
- 1984-04-10 JP JP59071135A patent/JPS60214138A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843646A (ja) * | 1981-09-10 | 1983-03-14 | Fujitsu Ltd | 情報転送方式 |
| JPS58169274A (ja) * | 1982-03-31 | 1983-10-05 | Nec Home Electronics Ltd | マイクロコンピユ−タ相互間に於けるデ−タ伝送方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233634A (ja) * | 1987-03-23 | 1988-09-29 | Mitsui Seiki Kogyo Co Ltd | 汎用シ−ケンサ間の両方向性信号回路構造 |
| JP2002336513A (ja) * | 2001-05-18 | 2002-11-26 | Heiwa Corp | 複数の制御基板を備えた遊技機およびそのインターフェース方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727233A (en) | Byte-mode and burst-mode data transfer mechanism for a high-speed serial interface | |
| US4510599A (en) | Prioritized unidirectional distributed bus accessing system | |
| CN113242168B (zh) | 一种单总线通讯方法 | |
| JPS60214138A (ja) | デ−タ伝送装置 | |
| JPH10262040A (ja) | データの同期方法、およびその方法を実施する送信機および受信機 | |
| JPH0485654A (ja) | マイクロプロセッサの制御方法 | |
| JPH047620B2 (ja) | ||
| JP2623816B2 (ja) | 信号伝送方式 | |
| JP2969868B2 (ja) | 定間隔短固定長データ伝送方式 | |
| JPS6328376B2 (ja) | ||
| JPH0342741B2 (ja) | ||
| KR890002301Y1 (ko) | 컴퓨터 터미널의 통신 포오트 확장회로 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPS6096045A (ja) | 通信制御方式 | |
| JPS6119581Y2 (ja) | ||
| JPS59119439A (ja) | バツフア・ビジ−回避方式 | |
| JPS61186046A (ja) | 端末接続制御方式 | |
| JPS6368958A (ja) | デ−タ転送装置 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS62285551A (ja) | デ−タ伝送装置 | |
| JPS616949A (ja) | 同期制御方式 | |
| JPH01129632A (ja) | 通信制御装置 | |
| JPS58169274A (ja) | マイクロコンピユ−タ相互間に於けるデ−タ伝送方式 | |
| JPH01286550A (ja) | インタフェース方式 | |
| JPH0361389B2 (ja) |