JPS59119439A - バツフア・ビジ−回避方式 - Google Patents
バツフア・ビジ−回避方式Info
- Publication number
- JPS59119439A JPS59119439A JP57226857A JP22685782A JPS59119439A JP S59119439 A JPS59119439 A JP S59119439A JP 57226857 A JP57226857 A JP 57226857A JP 22685782 A JP22685782 A JP 22685782A JP S59119439 A JPS59119439 A JP S59119439A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- flag
- transmission
- central computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、バッファ・ビジー回避方式に関し、苛１゜に
送信受信兼用のバッファを用いて、中央コンピュータに
データ送信しながらデータの受信が可能な端末制御装置
のバッファ・ビジー回避方式に関するものである。
送信受信兼用のバッファを用いて、中央コンピュータに
データ送信しながらデータの受信が可能な端末制御装置
のバッファ・ビジー回避方式に関するものである。
端末装置はデータ通信システムの末端に位置しており、
一般にデータ伝送回線を介して誤りなく中央コンピュー
タとの間でデータ送受信を行う。
一般にデータ伝送回線を介して誤りなく中央コンピュー
タとの間でデータ送受信を行う。
端末装置は、入出力機能と伝送制御機能を有する。
端末制御装置と、これに接続された複数個の大川（。
力装置（これを端末装置という場合もある）から。
構成される。端末制御装置は、データ受信の場合、回線
よりデータが入力すると、信号を並列符号に変換し、バ
ッファに一時記憶して誤り制御等を行った後、出力装置
に出力する。また、データ送側の場合には、入力装置ま
たはファイル装置からデータが入力すると、バッファに
一時記憶してブロック伝送のためのカウント等を行った
後、直列信。
よりデータが入力すると、信号を並列符号に変換し、バ
ッファに一時記憶して誤り制御等を行った後、出力装置
に出力する。また、データ送側の場合には、入力装置ま
たはファイル装置からデータが入力すると、バッファに
一時記憶してブロック伝送のためのカウント等を行った
後、直列信。
号に変換して伝送制御手順にしたがって回線に送。
信する。
このように、端末制御装置では、送信と受信のため、そ
れぞれバッファ・メモリが必要であり、一時に大量のデ
ータを送受信する場合には、大容量のバッファ・メモリ
を設けなければならない。
れぞれバッファ・メモリが必要であり、一時に大量のデ
ータを送受信する場合には、大容量のバッファ・メモリ
を設けなければならない。
端末制御装置において、送信と受信とで１個のバ。
ソファを兼用するバッファ制御方式の場合、ファ。
イル上にある多量のデータを中央コンピュータへ送信し
ながら中央コンピュータからのデータを受信するために
は、一定時間、送信タイミングを遅らせない限り、セレ
クション受信に対してバッフ：（ア・ビジー状態である
ため、ファイル上のデータが無くなるまで中央コンピュ
ータよりのデータ受信ができない。
ながら中央コンピュータからのデータを受信するために
は、一定時間、送信タイミングを遅らせない限り、セレ
クション受信に対してバッフ：（ア・ビジー状態である
ため、ファイル上のデータが無くなるまで中央コンピュ
ータよりのデータ受信ができない。
本発明の目的は、このような従来の問題点を除去するた
め、送受兼用のバッファ・メモリのみで、多量のデータ
を中央コンピュータに送信しながら中央コンピュータよ
りのデータを受信できる端末制御装置のバッファ・ビジ
ー回避方式を提供することにある。
め、送受兼用のバッファ・メモリのみで、多量のデータ
を中央コンピュータに送信しながら中央コンピュータよ
りのデータを受信できる端末制御装置のバッファ・ビジ
ー回避方式を提供することにある。
本発明のバッファ・ビジー回避方式は、端末制御装置に
おいて、送信バッファ要求フラグをオンしてデータを送
受兼用バッファに転送し、ポーリ。
おいて、送信バッファ要求フラグをオンしてデータを送
受兼用バッファに転送し、ポーリ。
ング信号を待って中央コンピュータにデータを送出する
一方・セレクション信号を受信したときＧこは、バッフ
ァ・ビジー・フラグがオフのとき、受信バッファ要求フ
ラグをオンしてデータ乞受信し、バッファ・ビジー・フ
ラグがオンのとき、送（ｇ ”１ツフア解放要求フラグ
をオンすることによりパイ。
一方・セレクション信号を受信したときＧこは、バッフ
ァ・ビジー・フラグがオフのとき、受信バッファ要求フ
ラグをオンしてデータ乞受信し、バッファ・ビジー・フ
ラグがオンのとき、送（ｇ ”１ツフア解放要求フラグ
をオンすることによりパイ。
ファ・ビジー・フラグをオフさせることに特徴がある。
次に本発明の実施例につき、図面を用いて詳細に説明す
る。
る。
第１図は、本発明の一実施例であるバッファ・ビジー回
避方式の構成図である。端末制御装置１゜はファイル２
を有し、中央コンピュータ３とモデム生と通信回線５を
介して接続されている。端＊制御装置１の中には、回線
制御プログラム６とファイル入出力制御プログラム７と
データ処理ブひグラム８がある。さらに、中央送信、受
信兼用バッファ９は、回線制御プログラム６により制御
され、ファイル入出力バッファ１０は、ファイル入出力
制御プログラム７により制御される。
避方式の構成図である。端末制御装置１゜はファイル２
を有し、中央コンピュータ３とモデム生と通信回線５を
介して接続されている。端＊制御装置１の中には、回線
制御プログラム６とファイル入出力制御プログラム７と
データ処理ブひグラム８がある。さらに、中央送信、受
信兼用バッファ９は、回線制御プログラム６により制御
され、ファイル入出力バッファ１０は、ファイル入出力
制御プログラム７により制御される。
第２図は、中央コンピュータと端末制御装置の伝送制御
手順と端末制御装置のプログラムにより制御されるフラ
グの動作図である。第２図の１１は中央コンピュータ３
からのデータ、１２は端末制御装置１からのデータ、２
３は送信バッファ要求。
手順と端末制御装置のプログラムにより制御されるフラ
グの動作図である。第２図の１１は中央コンピュータ３
からのデータ、１２は端末制御装置１からのデータ、２
３は送信バッファ要求。
フラグ、２４はバッファ・ビジー・フラグ、２５は送信
バッファ解放要求フラグ、２６は受信バＺファ要求フラ
グ、２７は送信バッファ確保エラーフラグである。
バッファ解放要求フラグ、２６は受信バＺファ要求フラ
グ、２７は送信バッファ確保エラーフラグである。
中央コンピュータ３と端末制御装置１との間工７１、伝
送制御手順によりデータの授受が行われる。先ず、中央
コンピュータ３からのポーリング信号１３に対し、端末
制御装置１はデータ１４を送信する。
送制御手順によりデータの授受が行われる。先ず、中央
コンピュータ３からのポーリング信号１３に対し、端末
制御装置１はデータ１４を送信する。
以降交互に中央コンピュータ３は、Ａ ＣＫ １５゜セ
レクションｌ−，７，１９、データ２１を送出し、端末
制御装置１は、ＥＯＴ１６．ＤＬＥ・？１８゜ＡＣＫ２
０．２２を送出する。さらに、端末制御装置１内のプロ
グラムには、送信バッファ要求７ラグ２３．バッファ使
用中７ラグ２４．送信バッファ解放要求フラグ２５．受
信バッファ要求フッ、グ２６．送信バッファ確保エラー
・７ラグ２７がある。
レクションｌ−，７，１９、データ２１を送出し、端末
制御装置１は、ＥＯＴ１６．ＤＬＥ・？１８゜ＡＣＫ２
０．２２を送出する。さらに、端末制御装置１内のプロ
グラムには、送信バッファ要求７ラグ２３．バッファ使
用中７ラグ２４．送信バッファ解放要求フラグ２５．受
信バッファ要求フッ、グ２６．送信バッファ確保エラー
・７ラグ２７がある。
データ処理プログラム８によりファイル２のデータを中
央コンピュータ３へ送信する場合、送信バッファ要求フ
ラグ２３をオンし、回靜制御ブロク″ｌ）ラム６により
バッファ使用中７ラグ２４がオンされ、送信バッファ要
求フラグ２３がオフされる。。
央コンピュータ３へ送信する場合、送信バッファ要求フ
ラグ２３をオンし、回靜制御ブロク″ｌ）ラム６により
バッファ使用中７ラグ２４がオンされ、送信バッファ要
求フラグ２３がオフされる。。
次に、ファイル人出力制御プログラム７によりファイル
２からファイル入出力バッファ１０にデータが読出され
る。その後、データ処理プロゲラへ８が送信、受信兼用
バッファ９にファイル入出力バッファ１０のデータを転
送し、中央コンピュータδからのポーリング１３を受信
し、端末制御装置ｌはデータ１４を送信する。それに対
し、中央コンピュータ３は肯定応答のＡＣＫ１５を送信
丈（る。それに対し、端末制御装置ｌはＥＯＴ１６を送
信し、１デ一タ分の送信を終了する。その後、・中央コ
ンピュータ３は端末制御装置１ヘデータの送信要求のた
めセレクション１７を送信する。端末制御装置１は、バ
ッファ使用中７ラグ２４がオンしているため、バッファ
・ビジ一応答のＤＬＥ？１８を送信する。その時、デー
タ受信要求があったことを記憶する受信バッファ要求フ
ラグ２６をオンする。その後データ処理プログラム８か
らの送信バッファ解放要求フラグ２５がオンされる。。
２からファイル入出力バッファ１０にデータが読出され
る。その後、データ処理プロゲラへ８が送信、受信兼用
バッファ９にファイル入出力バッファ１０のデータを転
送し、中央コンピュータδからのポーリング１３を受信
し、端末制御装置ｌはデータ１４を送信する。それに対
し、中央コンピュータ３は肯定応答のＡＣＫ１５を送信
丈（る。それに対し、端末制御装置ｌはＥＯＴ１６を送
信し、１デ一タ分の送信を終了する。その後、・中央コ
ンピュータ３は端末制御装置１ヘデータの送信要求のた
めセレクション１７を送信する。端末制御装置１は、バ
ッファ使用中７ラグ２４がオンしているため、バッファ
・ビジ一応答のＤＬＥ？１８を送信する。その時、デー
タ受信要求があったことを記憶する受信バッファ要求フ
ラグ２６をオンする。その後データ処理プログラム８か
らの送信バッファ解放要求フラグ２５がオンされる。。
ことにより、バッファ使用中フラグ２４をオフし、中央
送信、受信兼用バッファ９を未使用状態にする。その後
の中央コンピュータ３から６セレクシヨン１９を受信す
るよりも早くデータ処理プログラム８よりの送信バッフ
ァ要求フラグ２３のオイ。
送信、受信兼用バッファ９を未使用状態にする。その後
の中央コンピュータ３から６セレクシヨン１９を受信す
るよりも早くデータ処理プログラム８よりの送信バッフ
ァ要求フラグ２３のオイ。
を検出しても、受信バッファ要求フラグ２６がオンのた
め送信バッファ要求フラグ２３がオンのまま中央コンピ
ュータ３よりのセレクション１９を待つ。その後中央コ
ンピュータ３よりのセレクション１９を受信したときに
データ処理プログラム８へ送信バッファ要求フラグ２３
をオフし、送信バッファ確保エラー・フラグ２７をオン
し受信動作を連絡する。また、中央コンピュータ３に対
してはバッファ使用中７ラグ２４がオフであるため、受
信可能応答のＡＣＫ’２０を送信するとともに、）バッ
ファ使用中７ラグ２４をオンし、受信バッファ要求フラ
グ２６をオフする。そして、中央コンピュータ３からデ
ータ２１を受信し、肯定応答のＡＣＫ２２を中央コンピ
ュータ３へ送信する。
め送信バッファ要求フラグ２３がオンのまま中央コンピ
ュータ３よりのセレクション１９を待つ。その後中央コ
ンピュータ３よりのセレクション１９を受信したときに
データ処理プログラム８へ送信バッファ要求フラグ２３
をオフし、送信バッファ確保エラー・フラグ２７をオン
し受信動作を連絡する。また、中央コンピュータ３に対
してはバッファ使用中７ラグ２４がオフであるため、受
信可能応答のＡＣＫ’２０を送信するとともに、）バッ
ファ使用中７ラグ２４をオンし、受信バッファ要求フラ
グ２６をオフする。そして、中央コンピュータ３からデ
ータ２１を受信し、肯定応答のＡＣＫ２２を中央コンピ
ュータ３へ送信する。
第３図は、本発明の実施例であるバッファ・嘱ジー回避
方式の動作フローチャートである。
方式の動作フローチャートである。
ステップ３１−４３が端末制御装置に送信データがある
場合の動作、ステップ５１〜６２が端末制御装置かデー
タを受信する場合の動作である。。
場合の動作、ステップ５１〜６２が端末制御装置かデー
タを受信する場合の動作である。。
送信の場合、先ず、ステップ３１で送信バラ不ア要求フ
ラグ２３をオンにする。そして、受信ノ５ツファ要求フ
ラグ２６がオンでないときには、送信バッファを使用で
きるので、ステップ３６でノｊツファ・ビジー・フラグ
２４をオンし、ステップ３８．３’９でファイルから送
受兼用バッファにデータを転送する。そして、中央コン
ピュータ３からポーリング信号が送られてきたならば、
送受兼用バッファからデータを読出して回線に送信し、
中央コンピュータ３から受信したことを示すＡＣＫが送
られることにより、ＥＯＴを送信して終了。
ラグ２３をオンにする。そして、受信ノ５ツファ要求フ
ラグ２６がオンでないときには、送信バッファを使用で
きるので、ステップ３６でノｊツファ・ビジー・フラグ
２４をオンし、ステップ３８．３’９でファイルから送
受兼用バッファにデータを転送する。そして、中央コン
ピュータ３からポーリング信号が送られてきたならば、
送受兼用バッファからデータを読出して回線に送信し、
中央コンピュータ３から受信したことを示すＡＣＫが送
られることにより、ＥＯＴを送信して終了。
する。もし、ステップ３２で、受信バッファ要求フラグ
２６がオンになっているときには、ステップ３３で受信
を待機し、ステップ３４で予定時間内に中央コンピュー
タからセレクションを受信しないと、受信バッファ要求
フラグ２６をオフする。、。
２６がオンになっているときには、ステップ３３で受信
を待機し、ステップ３４で予定時間内に中央コンピュー
タからセレクションを受信しないと、受信バッファ要求
フラグ２６をオフする。、。
そして、ステップ３６以降の処理をする。
次に、受信の場合、ステップ５１で中央コンピュータ３
からセレクション信号が送られてくると、バッファ・ビ
ジー・フラグ２４がオンか否かを調べ、オンしていると
きには、ステップ５３，５４．、。
からセレクション信号が送られてくると、バッファ・ビ
ジー・フラグ２４がオンか否かを調べ、オンしていると
きには、ステップ５３，５４．、。
でバッファ・ビジ一応答のＤＬＥ？を送信し、受信バッ
ファ要求フラグ２６をオンする。ステップ５５．５６で
、送信バッファ解放要求フラグ２５をオンすることによ
り、バッファ・ビジー・フラ。
ファ要求フラグ２６をオンする。ステップ５５．５６で
、送信バッファ解放要求フラグ２５をオンすることによ
り、バッファ・ビジー・フラ。
グ２４をオフにし、セレクション信号の受信を角。
つ。セレクション信号が送られてきて、バッファ・ビジ
ー・フラグ２４がオフのときには、ステップ５７〜５９
で、中央コンピュータに対し、受信可能応答Ａ ＣＫを
送信して、バッファ・ビジー・７ラグ２４をオンした後
、受信バッファ要求フラ久２６をオフして、データを受
信する。
ー・フラグ２４がオフのときには、ステップ５７〜５９
で、中央コンピュータに対し、受信可能応答Ａ ＣＫを
送信して、バッファ・ビジー・７ラグ２４をオンした後
、受信バッファ要求フラ久２６をオフして、データを受
信する。
以上説、明したように、本発明によれば、端末制御・装
置のプログラムによりオン・オフする送信バッファ要求
フラグ、受信バッファ要求フラグおよ（ｌびバッファ・
ビジー・フラグ等を用いて制御するので、効率を低下さ
せることなく、ファイル上の多量のデータを中央コンピ
ュータに送信しながら、データの受信を行うことができ
、かつ送受兼用バッファが１面で構成されるので、メモ
リ容量が少。
置のプログラムによりオン・オフする送信バッファ要求
フラグ、受信バッファ要求フラグおよ（ｌびバッファ・
ビジー・フラグ等を用いて制御するので、効率を低下さ
せることなく、ファイル上の多量のデータを中央コンピ
ュータに送信しながら、データの受信を行うことができ
、かつ送受兼用バッファが１面で構成されるので、メモ
リ容量が少。
なくてすむ。
第１図は本発明の一実施例を示すバッファ・ビジー回避
方式の構成図、第２図は第１図の伝送制御トバツ７ア・
ビジー制御のタイムチャート、町。 ３図は本発明の一実１布例を示すバッファ・ビジー・回
１７１ 方式の動作フロー・チャートである。 ｌ：端末制御装置、３：中央コンピュータ、６：回線制
御プログラム、８：データ処理プロゲラ。 ム、９：中央送信、受信兼用バッファ。
方式の構成図、第２図は第１図の伝送制御トバツ７ア・
ビジー制御のタイムチャート、町。 ３図は本発明の一実１布例を示すバッファ・ビジー・回
１７１ 方式の動作フロー・チャートである。 ｌ：端末制御装置、３：中央コンピュータ、６：回線制
御プログラム、８：データ処理プロゲラ。 ム、９：中央送信、受信兼用バッファ。
Claims (1)
- 【特許請求の範囲】 Ｇ、）中央コンピュータとポーリング、セレクショ。 ン方式の回線で接続され、送受信兼用バッファを備えた
端末制御装置において、送信バッファ要求フラグをオン
してデータを上記送受信兼用バッファに転送し、ポーリ
ング信号を待って中央コンピュータにデータを送信する
一方、セレクション信１号を受信したときには、バッフ
ァ・ビジー・フラグがオフのとき、受信バッファ要求フ
ラグをオンにして受信データを上記送受信兼用バッファ
に記憶し、バッファ・ビジー・フラグがオンのときには
、送信バッファ解放要求フラグをオンしてバッーファ・
ビジー・フラグを強制的にオフさせることを特徴とする
バッファ・ビジー回避方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226857A JPS59119439A (ja) | 1982-12-27 | 1982-12-27 | バツフア・ビジ−回避方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226857A JPS59119439A (ja) | 1982-12-27 | 1982-12-27 | バツフア・ビジ−回避方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119439A true JPS59119439A (ja) | 1984-07-10 |
Family
ID=16851652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226857A Pending JPS59119439A (ja) | 1982-12-27 | 1982-12-27 | バツフア・ビジ−回避方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010835A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | 通信制御装置 |
-
1982
- 1982-12-27 JP JP57226857A patent/JPS59119439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010835A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | 通信制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59119439A (ja) | バツフア・ビジ−回避方式 | |
| JPS61127251A (ja) | 加入者プロトコル処理方式 | |
| JPH04263545A (ja) | データ通信装置 | |
| JPS63155249A (ja) | 装置間通信方式 | |
| JPH0478249A (ja) | 通信制御方法 | |
| JPH0378066A (ja) | デバイス切断方法 | |
| JPS634216B2 (ja) | ||
| JPS61251252A (ja) | デ−タ転送処理方法 | |
| JPS6326758A (ja) | 動的ポ−リングによるパケツト通信装置 | |
| JPH04238566A (ja) | マルチプロセッサ間バス通信方式 | |
| JPS59132257A (ja) | 共通バス情報転送方式 | |
| JPH0256149A (ja) | 通信処理装置 | |
| JPS58161552A (ja) | 伝送システムの監視方法 | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JPH09181750A (ja) | データ処理システム | |
| JPH07105795B2 (ja) | ポ−リング制御方式 | |
| JPS615652A (ja) | Ｈｄｌｃ手順のポ−リング制御送信処理方式 | |
| JPS6184946A (ja) | 簡易マルチブロツク伝送装置 | |
| JPH03265250A (ja) | 通信制御装置 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH04353959A (ja) | 分散型ファイル転送プログラムのデータ受信方式 | |
| JPS60158750A (ja) | 高速通信回線のインターフェース回路 | |
| JPS6041346A (ja) | 端末装置 | |
| JPH077954B2 (ja) | 制御装置 | |
| JPS6285527A (ja) | 伝送制御方式 |