JPS6020531A - 半導体ウエハに絶縁半導体素子を製造する方法 - Google Patents

半導体ウエハに絶縁半導体素子を製造する方法

Info

Publication number
JPS6020531A
JPS6020531A JP59126316A JP12631684A JPS6020531A JP S6020531 A JPS6020531 A JP S6020531A JP 59126316 A JP59126316 A JP 59126316A JP 12631684 A JP12631684 A JP 12631684A JP S6020531 A JPS6020531 A JP S6020531A
Authority
JP
Japan
Prior art keywords
layer
window
silicon
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59126316A
Other languages
English (en)
Inventor
ジヨゼフ・ボレル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PUURU RECHIYUUDO E RA FUABURIK
PUURU RECHIYUUDO E RA FUABURIKASHION DE SHIRUKIYUI ANTEGURE SUPESHIOO UU EFU SEE II ESU SOC
Original Assignee
PUURU RECHIYUUDO E RA FUABURIK
PUURU RECHIYUUDO E RA FUABURIKASHION DE SHIRUKIYUI ANTEGURE SUPESHIOO UU EFU SEE II ESU SOC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PUURU RECHIYUUDO E RA FUABURIK, PUURU RECHIYUUDO E RA FUABURIKASHION DE SHIRUKIYUI ANTEGURE SUPESHIOO UU EFU SEE II ESU SOC filed Critical PUURU RECHIYUUDO E RA FUABURIK
Publication of JPS6020531A publication Critical patent/JPS6020531A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体゛ウニ・・内に絶縁半導体素子を製造
する方法、とくにパイポー２技術で使用されるタイプの
半導体基板と両立調和しうる方法に係る。すなわち、第
２導電形のエピタキシャル層を第１導電形の基板上に形
成し、第２導電形の埋込み層を、基板とエピタキシャル
層の間の中間面の局限された選定位置に設けることがで
きる。
バイアｊ￥−ラ技術では、通常は集〃を回路の個々の素
子は絶縁壁の囲繞する領域内に配置されるが、これらの
領域の底部は基板または埋込み層に相対し、絶縁層に事
実上接触し汝い。絶縁は基板が適正にノ々イアスをかけ
られるかぎりＰＮ接合により得られるっこのように実際
にケーソン底部の絶縁が欠けていることによって、集積
回路の正確な機能が害される場合があシ、いずれにせよ
基板を極限的カバイアスレベルに保つことを心がけねば
力らないので設計者の仕事を複雑にする。さらに基板が
非励振トランジスタ寸たはサイリスタの１層となシ得る
ため、種々の寄生効果が生じる。
実際に、基板から完全に絶縁された少くとも一定数のＭ
ＯＳまたはパイｄ？−ラトランジスタをもち、あるいは
この基板から少くともドレイン、ソース、コレクタまた
はエミツタ層が絶縁されているバイポーラ集積回路を使
用しうろことが望ましい。本発明の目的は、この種の素
子およびバイポーラ集積回路技術と両立しうるこれらの
素子を製造するだめの方法を提供することである。
そのため、本発明は、バイポーラ技術で使用される型の
半導体ウェハ上に絶縁された半導体素子を製造するだめ
の方法において、第２導電形のエピタキシャル層を上部
に形成する第１導電形のノ・に板より成り、かつ第２導
電形の埋込み層を基板とエピタキシャル層間の接合面の
選択した位置に備えることができる方法を提供する。こ
の方法は主として次のプロセスで構成される。
−第１絶縁マスキング層によシ限定される工ぎタキシャ
ル層の所定周囲領域を部分的にえぐるー第２の絶縁マス
ギング層をデ、Ｉ？ジットする−この第２の絶縁層の凹
状部の底部に部分的に窓を開く 一門状部内に多結晶シリコンをデポジットする−この窓
の位置で下側のシリコンと接触する部分からこの多結晶
シリコンを再結晶させる一再結晶させた単結晶領域に所
望の素子を形成する。
本発明の１具体例によればさらに、２絶縁層内に設けら
れた窓に相対する底部をもつ絶縁壁を再結晶領域を貫い
て形成することができる。
以下に本発明の半導体ウェハ内に絶縁半導体素子を製造
する方法を図面に沿って説明する。
第１Ａ図〜第１Ｃ図は、本発明方法のプロセスすなわち
工程を説明する概略的断面図である。第１Ａ図および第
１Ｂ図は読み手の理解を助けるため極端に単純化した上
面図を伴っている。図示の形はこれのみに限定されるも
のではない。
第１Ａ図は、Ｐ形シリコン基板１と、その上部のＮ形エ
ピタキシャル層２を含むパイポー２集積回路ウェハの１
部を示す。図にはさらに、基板とエピタキシャル層の接
合面に局所すなわち局限された埋込み層３を示す。但し
この局所埋込み層の具備は任意である。さらに、この埋
込み層は一定範囲の横方向寸法で示されている。実際は
、製造工程中の連続熱処理においてのみこの寸法が得ら
れる。工ぎタキシャル層２上には、シリカ層４が載り、
シリカ層４は俸化物層１０に覆われる。これらの層４お
よび５は、凹状部ｌＯを形成するだめの複合マスクを形
成し、この凹状部はたとえば概略上面図に示すように長
方形輪郭を備えている。
この凹状部１０は、エピタキシャル層の厚さのおよそ半
分の厚さをもつ。たとえば、エピタキシャル層がおよそ
０．８〜１ミクロンの厚さであれば、凹状部の深さは０
．５ミクロンである。
ｆ８１１３図に示すように、窒化ケイ素層６はウェハ上
に均一にデポジットされ（可能々らば短時間の酸化の後
）、そしてこの窒化ケイ素層は、下側の単結晶シリコン
を現われさせる窓２０を形成するため任意の周知の手段
により凹状部底部で開かれる。窓２０はたとえば凹状部
底部の中央に事実上位置するスリットの形状をもつ。次
のプロセスでは、第１Ｃ図に示すように、凹状部１０は
任意の周知の手段によシ多結晶シリコン７で満たされる
。
これらの周知の手段のうち、ウェハの全面に事実上偏平
な面を形成するために充分な厚さまで、多結晶シリコン
を均一にデ；ｊ？ジットし、次に窒化ケイ累層６に達す
るまでこの多結晶シリコン層を化学的にエッチするとい
う方法を挙げることができる。この種の偏平面を得るた
め、他のもつと精密な方法を使用してもよい。機械的ラ
ップ仕上処理の後、機械清掃をおこなうことができる。
次に、デポジットされた多結晶シリコンを単結晶形に再
結晶する。この作業は、窓２０から下側の単結晶シリコ
ンと加熱接触させておこなう。この加熱作業は、ウェハ
の表面上で加熱素子を移動させることによって、あるい
はレーザでもありうる強力な光源による熱照射によって
実施しつる。
従って凹状部１０内の単結晶シリコン層は、多結晶シリ
コンが純粋状態でデポジットされるか、ドー、ｅントの
存在下でデＨ？ジットされるかによってドーピングをお
こなってもよい。この単結晶シリコン領域は窒化ケイ素
層６によって、窓２０の位置を除くシリコンウェハの残
シの部分から絶ｐされる。この多結晶シリコン領域には
、後に説明するように主要素子を種々の方法で形成する
ことができる。
第２図では、周囲のシリコン質から完全に絶縁された単
結晶シリコン領域を得たいと所望する場合、単結晶シリ
コン領域をシリコンウエノ・の全体に連通させている窓
２０を゛ふさぐ”ことができる。
このため、単結晶シリコン７の、窓２０と対向する部分
を第２図に示すように酸化することができる。この酸化
物層は符号８で示されており、たとえば単結晶シリコン
ウエノ・の、窓２０と対向する部分をエツチングし、こ
の上に窒化物層を再度デポジットすることにより形成し
うる。次に、周知の方法で熱酸化をおこなう。他の具体
例では、絶縁層６は窓２０の位置を除いて任意の位置を
利用して配置することができる。次に第２の絶縁層を、
窓２０と事実上対向して開いた領域７０表面上にデポジ
ットし、それから酸化の容易な多孔性シリコンでつくら
れる２個の対向窓の間に配置された単結晶シリコン部分
を形成するため、陽極電解をおこ力う。局所絶縁層を形
成する他の方法、たとえば絶縁物を満たしたみそを堀る
という方法を用いることもできる。２つの完全に絶縁さ
れた領域７ａおよび７ｂが、第２図に示すように、窓２
０が凹状部ｌＯの底部に配置された窒化物層内の事実上
の中央位置に設けられたスリットである場合に得られる
。また、窓２０を他の位置に、たとえば窓２０の底部の
縁に沿って設けることもできよう。したがって酸化物層
は側面に配置され、単一の絶縁領域が得られるであろう
。第２図の例では、Ｎ＋形局所埋込み層は図示されてい
ないととに留意されたい。実際、との場合は埋込み層は
特に際立った利点を示さない。
（以下余白） 第３Ａ図〜第３Ｃ図は、本発明方法の第１段階の変形例
の断面図であ不。第１Ａ図および第１Ｂ図に示したもの
と同様の層ないし領域は同じ符号で示しである。第３Ａ
図と第３Ｃ図にはごく概略的な上面図が付帯している。
第３Ａ図の例では、先ず第１に、第１Ｂ図の窓２０の形
成前に事実上相当する構造になっている。
ここでも同じくＰ形基板１．Ｎ形エピタキシャル層２、
Ｖ形埋込み層３、酸化物層４と、凹状部１０の境界をな
す窒化物層５よシ成る第１マスク、および凹状部１０の
形成後にデポジットされる第２窒化物層６を形成する。
次に凹状部１０の、周囲部を除く底部に局所樹脂Ｍｉｌ
をデポジットする。
次に矢印１２で記号的に示す指向性イオン照射をおこな
う。従って窒化物層６の水平面は、全く照射を受けない
樹脂層１１で保獲されている場所を除いて強力に照射さ
れるが、凹状部１０の両側の窒化物層の垂直部１３への
照射は僅かである。この照射法は照射領域と非照射領域
に種々のエツチング速度を与えるのに適している。従っ
て、第３Ｂ図のように、窒化物層のエツチングをセこな
う際、凹状部１０の底部の周囲部からこの窒化物層を完
全に除去するが、窒化物層は凹状部の主要中心部１４全
体に残留し、凹状部の垂直壁土では薄めとなる。
従って、次に熱酸化がおこなわれる際、この酸化は目に
見えるシリコン層からリヤスの周囲と底部へ広がシ、薄
くされた窒化物層１３が完全に酸化されるまで続く。そ
こで凹状部の底部では窒化物層１４の厚さの少くとも１
部が残存する。このようにして第３Ｃ図に示すような、
凹状部周縁に符号１５で示す酸化物層を形成した構造が
得られる。酸化時間と薄くされた窒化物層１３の厚さは
、先に述べたように窒化層１３がプロセスの終端で完全
に酸化されるように、またさらに酸化物層が基板ｌとエ
ピタキシャル層２との間の接合面に達するように選択さ
れる（凹状部ＩＯの深さが、エピタキシャル層の厚さの
半分に事実上等しい場合は、酸化物層１３はこのエピタ
キシャル層の可視表面の高さと実質的援一致する）。
第３Ｃ図に示したプロセスの後、第１Ｂ図に示すものと
同形の窓２０が窒化物層１４内に形成され、それから第
１Ｃ図と関連的に先に説明した後続のプロセスが進行す
る。
この具体例の主たる利点は、窓２０が”再度ふさがれ”
ない場合、再結晶されたシリコン領域はこの窓２０を介
して下側のエピタキシャル層の全体と接触することであ
る。第３Ｃ図の酸化物障壁１５は側面方向の絶縁を許容
する。さらに、窓２０が第２図に関連して説明した方法
で″′再度ふさがれ”る場合でさえ、薄い窒化物層６は
欠陥を示すかも知れず、単結晶シリコン層７ａ、７ｂが
エピタキシャル層と接触する危険がある。もし酸化物障
壁１５が得られれば、欠陥の重大性は無視しうる程度と
なるであろう。
第３Ａ図〜第３Ｃ図の方法のさらに別の利点は、バイポ
ーラ集積回路の製造においてデバイスの表面の優れた固
有平面度を獲得し、さらに深す局所酸化と結びついた突
出部の出現と関連する現象を避けたいと所望する場合に
、通常使用される絶縁技術を完全に両立することである
。実際に、第３Ａ図〜第３Ｃ図のプロセスを樹脂層１１
を生成することなく進行させた場合、シリコンの表面か
ら事実上はみ出さず、かつ突出部を生じることのない絶
縁壁が得られる。
以上説明した恰造によれば、周１７１１のシリコンから
全体的または部分的に絶縁された基本素子を各々の絶縁
領域内に形成することができる。
第４Ａ図および第５Ａ図は、下（［１のシリコンと連通
ずる開口を底部に設けた本発明の横這を使用して形成さ
れるＰＮＰ　）ランジスタの具体例の断面図である。こ
れらの横這はすでに今日では周知でおる製造技術に従っ
ているから詳述しない。
との周知技術とはつまシ、譲受人の名で１９８１年３月
１３日に出願され、本出願の発明者を第二の発明者とす
るフランス特許出願第８１１０５１３０号にすでに開示
されている技術と類似しまたは同一である。
第４Ｂ図および第５Ｂ図は、ここに示すａａ’線による
断面である第４Ａ図および第５Ａ図に夫々対応する概略
的な上面図である。図かられかるよウニ、Ｐエミッタお
よびコレクタ領域の側面だけがベース領域と接触し、Ｐ
エミッタおよびコレクタ領域の底部は絶縁領域と接触す
るラテラルＰＮＰ形トランジスタが形成される。エミッ
タ領域の底部から注入がおこなわれる公知形のラテラル
ＰＮＰ形トランジスタについて生じる根本的障害の１つ
がこれによって克服できる。Ｎベース領域および埋込み
層間の窓２０を介する連通は、ベースの１端から他端へ
の導通性を向上させる。これは、４−ス領域の１端だけ
で接触がおこなわれ、このベース領域の頂面の全体がオ
ーバードープされることはない第５Ａ図および第５Ｂ図
の描造の２１合とくに有利である。
第４Ａ図および第４Ｂ図では、符号３ｏけＰ形層（たと
えばエミッタ）を示す。Ｐ形層の上には多結晶シリコン
層３１が載る。杓号３２はＰ形コレクタ層を示し、その
上に多結晶シリコン領域３３が門る。Ｎ形ベース３４は
さらに、絶縁層たとえばシリカ３６に囲まれるように載
侶゛された多結晶シリコン領域３５を有する。第４Ｂ図
では、多結晶シリコンのベース屓４５上の十字で示した
Ｏ’ｔ：　Ｉｈとの接触を得るためのメタリゼーション
３７を設ける。第５Ａ図およびｆｆ！５Ｂ図には、さら
に？・結晶シリコン屑３１および３３で６’ｒわれだエ
ミッタおよびコレクタ層３０および３２を設ける。但し
今回はベースをその長さ全体にわたって接触する多結晶
シリコン層は設けていない。符号４０１Ｊ：ｆＴ刀化物
層を示す。この場合第５Ｂ図に示すように、メタリゼー
ション４１は、ベース層３４との接触を直接的に実現し
、必要があればＮ＋形埋込み層３まで降下するよう深く
ドープされた接触井戸を備えることができる。もちろん
これらの図面および説明はごく概略的なものであシ、さ
らに詳しい具体例については上記の特許出願に記載され
ている。
第６図は本発明の１適用例を示す。ここでは第２図と同
様の構造から出発しており、ＮＰＮおよびＰＮＰ）ラン
ジスタまたは他の基本素子を、たとえば上記の特許出願
に開示された技術によって内部に形成しうる完全に絶縁
された２つの領域を有している。概略的にいって、ＮＰ
Ｎ　トランジスタは多結晶層５１で核ったエミツタ層５
０と、多結晶シリコン層５３で覆ったコレクタ層５２と
、酸化物層５６によシ絶縁された多結晶シリコン層５５
で覆われたＰ形ベース層５４とを含む。ＰＮＰトランジ
スタの場合、コレクタ層とエミツタ層６１および６２は
、酸化物層６５および６６によって絶縁された多結晶シ
リコン層６３および６４でｎわれる。Ｎ形ベース領域６
７は多結晶層６８で慎われる。ＮＰＮおよびＰＮＰ）ラ
ンジスタとして期待される性能に従えば、２つの再結晶
半領域は最初のドーピング形をもつことができ、あるい
はとれらの半領域の片方を修正１−ピングすることがで
きる。
本発ＩＪＪは、以上説明した具体例にのみ限定されない
。とくに当栗者は本出願に際してイノＪられた知識を考
慮して多数の変形例をここから引出しうる。
さらに、本発明に従って形成された絶縁半導体領域の適
用１［えることもできる。従って、゛ここではバイポー
ラ・トランジスタへの適用のみｔ説明したが、ＭＯ８形
トランジスタたとえばパイポー２技術と両立しうるＤＭ
Ｏ８形トランジスタへの適用も考えることができる。ま
た上記の各桶具体例の結合も可能である。たとえば第６
図は第２図７と第３Ａ図〜第３Ｃ図の変形β’！Ｉ（熱
シリカ壁による側方絶縁）とを結合したものである。
【図面の簡単な説明】
第１Ａ図〜第１Ｃ図は、本発明方法のプロセスをあられ
す説明図、第２図は本発明の外観図、方法を用いて形成
した素子の具体例の説明図である。 １・・・Ｐ　ＪＶ、シリコン基板、２・・・Ｎ形エピタ
キシャルＲツ、３・・・局所埋込み層、 ４・・・シリカ層、　５・・・窒化物層、６・・・窒化
ケイ素層、７・・・多結晶シリコン、８・・・酸化物層
、１０・・・凹状部。 代理人弁理士今　村　元 ＬＬ　ベ ーム− １４５ ■

Claims (6)

    【特許請求の範囲】
  1. （１）ノ々イポージ技術で使用される型式の半導体ウェ
    ハ上に絶縁された半導体素子を製造する方法において、
    第１導電形の基板上に第２導電形のエピタキシャル層を
    形成し、かつ基板および工ぎタキシャル層間の接合面の
    選択位置に、第２導電形の埋込み層を具備形成すること
    ができ、 一第１絶縁マスキング層によシ限定される工ぎタキシャ
    ル層の所定周囲領域を部分的にえぐる、すなわちくぼみ
    をつける、 −第２絶縁層をデポジットする 一前記第２絶縁層の凹状部の底部に部分的に窓を開く、 一前記凹状部内に多結晶シリコンをデポジットする、 一前記窓の位置で、下側のシリコンと接触する部分から
    前記多結晶シリコンを再結晶させる、 一前記再結晶領域に所望の素子を形成する、の各工程を
    含む方法。
  2. （２）前記第２の絶縁層内の窓が事実上中央帯の形状を
    もつ特許請求の範囲第１項に記載の方法。
  3. （３）再結晶工程後に、さらに前記再結晶された多結晶
    シリコン層を前記窓に相対する層の全厚以上に及ぶよう
    局部的に酸化する工程を含む特許請求の範囲第１項に記
    載の方法。
  4. （４）ハイＨ？−ラ技術で使用される型の半導体ウェハ
    上に、絶縁された半導体素子を製造する方法において、
    第１導電形の基板上に第２導電形のエピタキシャル層を
    形成し、かつ基板およびエピタキシャル層間の接合面の
    選択位置に、第２導電形の埋込み層を具備形成すること
    ができ、−エピタキシャル層の、適正なマスクによシ限
    定された領域を部分的にえぐる、すなわちくほみをつけ
    る、 一窒化ケイ素層をデポジットする ー凹状部の周囲部を除く底部を樹脂によシマスキングす
    る、 一照射および非照射窒化物部に種々のエツチング速度を
    力える、窒化物層と少く腫等しい深さに及ぶイオン照射
    をおこなう、 −凹状部の底部では、第２窒化層のマスク部が作用を受
    けず、あるいは周囲部では下側の半導体が露出され、さ
    らに凹状部の側面では、窒化物層の薄い部分が残るよう
    に、窒化物層に相当する厚さを除去する化学作用をおこ
    々う、 一基板およびエピタキシャル層間の境界に少くとも達す
    るまで、目にみえるシリコンを酸化する、 一四状部底部の窒化物層の１部に窓形の開口をつくる、 一凹状部内に多結晶シリコンをデ、Ｉ￥ジットする、 一前記多結晶シリコンを、前記窓の位置で下側のシリコ
    ンと接触する部分から再結晶する、−前記再結晶部分に
    所望の素子を形成する、の各工程を含む方法。
  5. （５）再結晶工程後に、さらに再結晶された多結晶シリ
    コン層を窓に相対する層の全厚以上に及ぶよう局部的に
    酸化する工程を含む特許請求の範囲第４項に記載の方法
    。
  6. （６）　コレクタおよびエミッタ拡散の底部が絶縁領域
    に接触し、他方でｉベース領域の底部が少くとも部分的
    に、ベースの導電形式にもとづき深くドープされた下側
    のシリコン基板に接触する２チラルＰＮＰ形トランジス
    タ。
JP59126316A 1983-06-21 1984-06-19 半導体ウエハに絶縁半導体素子を製造する方法 Pending JPS6020531A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8310243 1983-06-21
FR8310243A FR2547954B1 (fr) 1983-06-21 1983-06-21 Procede de fabrication de composants semi-conducteurs isoles dans une plaquette semi-conductrice

Publications (1)

Publication Number Publication Date
JPS6020531A true JPS6020531A (ja) 1985-02-01

Family

ID=9290007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59126316A Pending JPS6020531A (ja) 1983-06-21 1984-06-19 半導体ウエハに絶縁半導体素子を製造する方法

Country Status (5)

Country Link
US (3) US4679309A (ja)
EP (1) EP0135401B1 (ja)
JP (1) JPS6020531A (ja)
DE (1) DE3473089D1 (ja)
FR (1) FR2547954B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178619A (ja) * 1986-02-03 1987-08-05 Ohbayashigumi Ltd 深層混合固結補強土工法
JPH03250750A (ja) * 1990-02-28 1991-11-08 Fujitsu Ltd Ｓｏｉ基板と半導体装置及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651410A (en) * 1984-12-18 1987-03-24 Semiconductor Division Thomson-Csf Components Corporation Method of fabricating regions of a bipolar microwave integratable transistor
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox
US4728624A (en) * 1985-10-31 1988-03-01 International Business Machines Corporation Selective epitaxial growth structure and isolation
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5994718A (en) * 1994-04-15 1999-11-30 National Semiconductor Corporation Trench refill with selective polycrystalline materials
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
DE69940422D1 (de) * 1999-04-30 2009-04-02 St Microelectronics Srl Herstellungsverfahren für integrierte SOI Schaltkreisstrukturen
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
DE102004005951B4 (de) * 2004-02-02 2005-12-29 Atmel Germany Gmbh Verfahren zur Herstellung von vertikal isolierten Bauelementen auf SOI-Material unterschiedlicher Dicke

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4023210Y1 (ja) * 1964-06-17 1965-08-09
JPS4944554A (ja) * 1972-09-04 1974-04-26
JPS5658269A (en) * 1979-10-17 1981-05-21 Seiko Epson Corp Mos type semiconductor device
JPS5673697A (en) * 1979-11-21 1981-06-18 Hitachi Ltd Manufacture of single crystal thin film
JPS571225A (en) * 1980-06-03 1982-01-06 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5831552A (ja) * 1981-08-18 1983-02-24 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494454A (ja) * 1972-04-22 1974-01-16
JPS5275989A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device
NL8006339A (nl) * 1979-11-21 1981-06-16 Hitachi Ltd Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS5683046A (en) * 1979-12-11 1981-07-07 Seiko Instr & Electronics Ltd Manufacture of integrated circuit
JPS5687339A (en) * 1979-12-18 1981-07-15 Nec Corp Manufacture of semiconductor device
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
JPS5734365A (en) * 1980-08-08 1982-02-24 Ibm Symmetrical bipolar transistor
JPS57112044A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Semiconductor device
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
FR2501912A1 (fr) * 1981-03-13 1982-09-17 Efcis Transistor bipolaire lateral sur isolant et son procede de fabrication
JPS583243A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS5861622A (ja) * 1981-10-09 1983-04-12 Hitachi Ltd 単結晶薄膜の製造方法
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58192346A (ja) * 1982-05-06 1983-11-09 Toshiba Corp 半導体装置の製造方法
DD235008A3 (de) * 1982-09-30 1986-04-23 Werk Fernsehelektronik Veb Verfahren zur kristallisation oder rekristallisation von halbleiterschichten
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法
US4494303A (en) * 1983-03-31 1985-01-22 At&T Bell Laboratories Method of making dielectrically isolated silicon devices
GB8504726D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4023210Y1 (ja) * 1964-06-17 1965-08-09
JPS4944554A (ja) * 1972-09-04 1974-04-26
JPS5658269A (en) * 1979-10-17 1981-05-21 Seiko Epson Corp Mos type semiconductor device
JPS5673697A (en) * 1979-11-21 1981-06-18 Hitachi Ltd Manufacture of single crystal thin film
JPS571225A (en) * 1980-06-03 1982-01-06 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5831552A (ja) * 1981-08-18 1983-02-24 Seiko Epson Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178619A (ja) * 1986-02-03 1987-08-05 Ohbayashigumi Ltd 深層混合固結補強土工法
JPH03250750A (ja) * 1990-02-28 1991-11-08 Fujitsu Ltd Ｓｏｉ基板と半導体装置及びその製造方法
JP2803295B2 (ja) * 1990-02-28 1998-09-24 富士通株式会社 Ｓｏｉ基板と半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0135401B1 (fr) 1988-07-27
US5387537A (en) 1995-02-07
FR2547954A1 (fr) 1984-12-28
DE3473089D1 (en) 1988-09-01
FR2547954B1 (fr) 1985-10-25
US5457338A (en) 1995-10-10
EP0135401A1 (fr) 1985-03-27
US4679309A (en) 1987-07-14

Similar Documents

Publication Publication Date Title
US3961999A (en) Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4339767A (en) High performance PNP and NPN transistor structure
US4378630A (en) Process for fabricating a high performance PNP and NPN structure
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
US4074304A (en) Semiconductor device having a miniature junction area and process for fabricating same
US5004705A (en) Inverted epitaxial process
US3305913A (en) Method for making a semiconductor device by diffusing impurities through spaced-apart holes in a non-conducting coating to form an overlapped diffused region by means oftransverse diffusion underneath the coating
JPS6020531A (ja) 半導体ウエハに絶縁半導体素子を製造する方法
US4689872A (en) Method of manufacturing a semiconductor device
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
US3945857A (en) Method for fabricating double-diffused, lateral transistors
JP2501806B2 (ja) 壁スペ−サを有するバイポ−ラ半導体装置の製造方法
CA1154543A (en) Mesh gate v-mos power fet
US4566174A (en) Semiconductor device and method for manufacturing the same
US6222249B1 (en) Semiconductor device
JP2001274383A (ja) 半導体装置及びその製造方法
JPS61172346A (ja) 半導体集積回路装置
JPS57134956A (en) Manufacture of semiconductor integrated circuit
JPH05226465A (ja) 半導体装置
US3969165A (en) Simplified method of transistor manufacture
JPH0212960A (ja) 半導体装置の製造方法
JPH04230031A (ja) 半導体装置の製造方法
US4037309A (en) Methods for making transistor structures
KR0161852B1 (ko) 반도체소자의 제조방법
JP3079530B2 (ja) 半導体装置