JPS6019152B2 - 電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】 本発明は一般に半導体装置に、特にＭＯＳＦＥＴ装置に
関する。

ＭＯＳＦＥ晴論理回路の効率はその電流駆動能力に依存
する。

また電流駆動能力は、ソース一基板電圧の関数であるデ
バイスのしきい値電圧に依存する。例えばソースを接地
しないような回路への応用において、ソース電位は変化
するので、ソース−基板電圧も変化する。その結果、し
きい値電圧は変化し、従ってデバイスの電流駆動能力が
変化する。問題はしきし、値をデバイスのソース−基板
電圧の変動に対して鈍感にする事である。ソース−基板
電圧に対するしきし、値電圧の変化の割合は、普通デバ
イスの基板敏感性（ｓ肋ｓｔｒａｔｅｓｅ雌ｊｔｉｖｉ
Ｖ）と呼ばれる。

基板敏感性は、酸化物の厚さ、基板の背景ドーピング、
誘電率、等の因子の関数である。従って目的は、基板敏
感性を減少させる事によりデバスィ動作中にしきし・値
の変動を減少させ、電流駆動能力を改善する事である。
種々の先行技術が基板敏感性を改善しようと試みた。例
えばその一つは、基板の不純物濃度を一様に変える事に
より高い抵抗率の基板を用いる事であった。というのは
それはより良いキャパシタンスを与えるとも考えられた
からである。しかし高抵抗率の基板を使用すると、つき
ぬけ現象、短チャンネル効果等に由来する固有の問題を
生じる。全体の基板導電度が減少する時、フィールド領
域において反転が生じ、回路の誤動作の原因となり得る
。高抵抗率基板の使用によって得られる少々の利益が存
在するにもかかわらず、その利益の大部分は固有の問題
によって相殺されてしまう。本発明は不純物濃度が１び
５／の程度の低抵抗率基板を用いて基板敏感性を改善し
ようと試みるのである。基板敏感性を低くする他の試み
は、各デバスィに関して基板を分離する事である。

２つの異なった領域へのドーピング及び２重拡散といっ
た複雑な工程が必要なため、製造価格は甚だ高価になる
。

またデバスィの分離に固有の密度の損失がある。ＦＥＴ
のチャンネル領域に２重イオン注入し、注入されたデプ
レション・モード負荷型接合をチャンネル表面の方向へ
動かす事により、そうしなければ制御又はターン・オフ
が不可能なデプレション・モード装置の問題を解く事が
知られている。

これは、反対の型の物質を２重イオン注入し階段状接合
を作る事によって行なわれる。しかし、基板敏感性の減
少は単なるイオン注入によって必ずしも起きるとは限ら
ない。本発明の目的は、改良された方法でしきい値電圧
のソース基板電圧変化に対する依存性を弱めたＭＯＳＦ
ＥＴ装置を与える事である。

ここで開示されるＭＯＳＦＥＴ装置は、ソース及びドレ
ィンと同じ導電型の埋め込み層から成るチャンネル領域
が形成され、その上面及び下面の境界におけるＰＮ接合
の空乏層が埋め込み層の中央で融合し、事実上ソース及
びドレイン間に埋め込み絶縁層を形成している。

この層の存在は、ＭＯＳＦＥＴのチャンネル領域下の基
板のバルク領域中及びゲート中の鏡像静電荷（ｍｉｎｏ
ｒｅｄｅｌｅｃＵｏｓｔａｔｉｃｃｈａｒｇｅ）の間の
距離を増加させ、それによってソース−基板電圧の変動
に対する装置のしきし、値電圧の依存性を減少させる。
ＦＥＴ装置のゲートと基板との間の静電クロストークは
、チャンネル領域の基板表面下に所定の深さ及び厚さの
絶縁層を導入する事により、ゲート上の電荷の鏡像とな
る基板のバルク領域中の（空乏層中の不純物イオンから
成る）静電荷とゲートとの間の距離を有効に増加させる
事によって、減少させる事ができる。ゲートとバルク領
域生中の鏡像電荷との間の電位差は電界の強さと間の距
離の種に比例するので、電界の強さが同じで距離が増加
するならば、電位差は増加する。絶縁層の厚さを厚くす
るほどゲートにさらに電荷を付け加える事によって、電
荷の平衡を維持するのに必要な基板内の電位の正味の増
加は大きくなる。従って基板電位の変動から生じるゲー
ト電位への効果、すなわち静電クロストークは、埋め込
み絶縁５層の導入によって鏡像電荷の間の距離が増加す
ると共に、減少する。ソースとドレィンとの間の導通を
開始させるのにようど充分な電位がゲートに加えられて
いる、すなわちゲート電圧がしきい値電圧に等しいと仮
０定すると、介在する絶縁層がより厚い時、すなわち基
板のバルク領域中及びゲート中の鏡像電荷の間の距離が
より大きい時、ソース−基板電圧の与えられた大きさの
電圧変動はチャンネル領域を実際に導電させる上でより
小さな効果した持たな夕し、。

従って与えられた厚さの絶縁層をチャンネル領域の基板
表面下に所定の深さに設ける事によって、装置のしきし
、値電圧に対する基板電位の変動の影響は減少する。絶
縁層を形成する良好な方法は、チャンネル領０城におい
て基板表面下Ｘ，からＸ２までの所定の深さにソース及
びドレィンと同じＮ型不純物を添加した層１０をイオン
注入により形成する事である（第ＩＡ図）。

その結果、基板２のＰ型材料で囲まれた、上側のＰＮ接
合１１及び下側のＰＮ接合１３の２つのＰＮ接合が形成
される。ＰＮ接合の周囲には空乏領域が形成される。注
入形成された層１０の厚さ及び濃度は、上側のＰＮ接合
１１の空乏領域１２及び下側のＰＮ接合１３の空乏領域
１４が合体し領域１０が事実上絶縁領域になるように、
最適化されている。従って、以上説明したように、しさ
し、値電圧のソース−基板電圧に対する依存性を減少さ
せるために意図された埋め込み絶縁層１０は、ソース及
びドレィンと同じ導電型の層１０をチャンネル領域にイ
オン注入する事によって形成できる。もし埋め込み層１
０が基板２の背景添加不純物（ｂａｃｋ幻ｏ皿ｄｄｏｐ
ａｎｔ）の濃度よりも非常に高い濃度を持つならば、ソ
ース４とドレィン６との間に電気的短絡状態が生じる。

しかしもし埋め込み層１０の濃度が非常に低いならば、
しきし、値電圧のソース−基板電圧に対する依存性を消
し去る効果を有するであろう。しきし・値電圧のソース
−基板電圧への依存性が減少する範囲の、基板２の表面
下の不純物層１０の深さＸ，及び不純物層の厚さ（Ｘ２
一×，）及びその濃度に関して臨界値が存在する事が発
見された。埋め込み不純物層１０の深さ、厚さ及び濃度
の組み合わせの例が第３図に示されている。以下は、基
板敏感性を改善するための、Ｎチャンネル領域ＭＯＳＦ
ＥＴに関する、必要な境界条件を持つしきし、値電圧方
程式の解析である。

この解析のために、深いイオン注入に関するガウス分布
は、その幅がイオン注入不純物の拡がりの標準偏差の２
．５倍で、単位面積当りのイオン注入密度Ｄがピークの
イオン注入密度に等しい矩形分布で置き換えられる。ガ
ウス分布のこの近似は、イオン注入密度を保存するよう
な方式で行なわれる。この解析はＮチャンネル装置につ
いて為されるが、適当に符号を変えればＰチャンネル装
置についても等しく有効である。第ＩＢ図は、第ＩＡ図
のチャンネル領域に重ねて不純物濃度の分布をゲート金
属８、ゲート絶縁層７から半導体のバルク領域に至るま
で示した図である。

Ｎａは半導導体基板２のドーピング濃度である。領域１
６（第ＩＡ図参照）で解析を始めるために、ゲートーソ
ース・バイアスＶｃｓは装置のしきし、値電圧に等しく
、基板−ソース・バイアスＶｓｘは第１領域におけるゲ
ート絶縁層７の直下のチャンネル空乏層が空乏層１２と
接触しないような値であると仮定する。さらに、注入条
件は空乏層１２及び１４が接触せず、その結果埋め込み
層１０がソース及びドレィン拡散領域４及び６を短絡す
るようなものであると仮定する。これを出発点として、
非導通の（空乏化した）埋め込み層１０が最初に説明さ
れる。次に、臨界基板−ソース・バイアスＶＳｘｃの式
が説明される。

この値を越える時、基板２の領域１６は完全に空乏化し
、空乏化した埋め込み層１０と共に装置の基板敏感性を
改善する。もし基板ーソース・バイアスＶｓｘがこの臨
界値よりも小さく、埋め込み層１０のみが空乏化してい
るとすれば、装置は先行技術の装置と同程度の基板敏感
性を持つであろう。さて埋め込み層１０に注意を向ける
と、両側の空乏層１２及び１４の幅は対称性のために等
しい。

もし埋め込み層１０が空乏化すべきならば、その時２Ｘ
Ｎ２２×２−×， ｛１’
でなければならない。

但し、ＸＮ２はＰＮ接合面から埋め込み層の側へ測つた
空乏層の幅である。この条件下で。埋め込み層１０の両
側１１及び１３は同電位にあるので、空乏層１２及び１
４はＰＮ接合の作り付け電界によってのみ維持される。
階段形接合の理論からよく知られているように、偽＝２
柊結滞Ｊ。 ‘２）但しごｏは真空の誘電率、ごｓ
は半導体材料の比誘電率、ｑは電子の電荷、ＶＪは空乏
層１２又は１４にかかる作り付け電圧、Ｎａは基板２の
領域１６及び１８における不純物濃度、ＮＤは埋め込み
層１０における不純物濃度である。

埋め込み層を完全に空乏化させるためには、ｘ２‐ｘ＆
崎蓮洋三 ‘３’ＶＪは（Ｘ２−×，）に次式によ
って関係付けられる。

この式は、式‘３同様に半導体装置の物理についての任
意の標準的参考書から得る事ができる。ｖＪ＝生ｎ学＝
申ｎ〔帯（王；−Ｎａ）） ■ 但し、ｋ‘まボルッマン定数、Ｔは温度、ｎｉは半導体
の固有キャリア濃度である。

不純物濃度Ｎｏはイオン注入密度Ｄから式Ｎｏ＝Ｄ／（
Ｘ２一×，）−Ｎａにより導かれる。ＶＪは（Ｘ２−×
，）に関してゆっくりと変化し、従って適当な（Ｘ２−
Ｘ．）の値を仮定する事によって決定できる事が理解さ
れる。領域１６については、それぞれが完全に空乏化す
るために、×ｓと（Ｘ，一×Ｎ，）
‘５｝ここで、Ｘｓ＝（Ｘ，一ＸＮ，）において×Ｓ：
ノ２ご。

ごＳ し性的日２０）ｑＮａ 但し、■は半導体バルク領域のフェルミ電位である。

ＸＮ，はＰＮ接合面から領域１６の方へ測った空乏層の
厚さ、Ｘｓはゲート絶縁層７直下の領域１６内の空乏層
の厚さである。埋め込み層１０も空乏化しているので、
電荷の中性を考慮して、ＮａＸＮ．＝Ｎ。

（Ｘ２麦Ｘ・） 【６１上記３つの式からＩ
Ｖｓｘｃｌを解くと、ＩＶ桃ＣＩ＝麦号；（び２十×．
） −葦）２−２ぐ ‘７’ 第２図は領域１６及び１８、埋め込み層１０が空乏化し
た時の第ＩＢ図の詳細を示す。

ＩＶｓｘｃｌ、Ｖ，及びＶ。は領域１６、埋め込み層１
０、領域１８の空乏領域にかかる電圧であり、それらの
和は（反転層が形成されている時）近似的に基板ーソー
ス・バイアス電圧Ｖｓｘに等しい。これで空乏化の臨界
条件を決定する解析を終える。

次に基板バイアスを作り上げ、改良された基板敏感性に
ついての表式へ至る種々の電圧項を説明する。×ｓとＩ
Ｖｓｘｃｌとの関係から、領域１６の空乏層Ｘｓ中の電
荷による空乏層×ｓにおける電圧降下は、・Ｖ８粕ｌｉ
麦烏貴滋−２？ ■ チャンネル表面からＸ３に至る空乏領域中の電界Ｅ（第
２図及び第ＩＡ図参照）はガウスの法則により領域（Ｘ
Ｄ一×３）中の電荷に関係している。

Ｅ； ばＤ−Ｘ３匁Ｎａ‘９１ ご○ごＳ 従って領域１８中のＸ３と×ｏの間の電荷による電圧Ｖ
，は次式で与えられる。

ーＶ，ー＝ＥＸ３＝（Ｘｏ−Ｘ３）Ｘ３リＮ．ｏ■ご。

ごＳしかし空乏層（Ｘ。

−×３）は電圧Ｖ。により生じているので、，Ｖ。

ー＝〆。云事畠ｑＮａ （１１）しきい値条件に
おいて、次の事が示される。ＶＴ：ＶＥＢ＋２？十ｑ券
（ｘＳ＋ｘ。。‐ｘ３）（１２但し、ＶＦ８は装置のフ
ラット・バンド電圧、Ｃ。

ｘは単位面積当りのゲート絶縁物のキャパシタンス、Ｖ
Ｔはしきし、値電圧である。上式を処理し、ＶｓｘとＶ
ｓｘｃ＋Ｖ，十Ｖｏ （１３の近似を用いると、しきし
、値電圧に関する次の表式が与えられる。

Ｖ’：ＶＦ８十２０十ｑ渋〔−葦 十ゾ２ご。

ごＳＷＳＸ＋２？）十（Ｘ．十２）是〕ｑＮａ（１心 但し、次式が成立しているものとする。

（Ｘ２−Ｘ・）ミ２弟諸手声帯岸三 （・５）及びＶ
ＳＸ２ＶＳ地＝裏畠；〔ぴ２十×．） −登）２−２◇ （１６） 式（１４）において、もし０＝０とおくと、ＶＴ：ＶＦ
Ｂ＋２ｏ＋さ紅ご。

どＳＮａ（Ｖｓｘ＋２０） （１７）となる。これ
は半導体装置の物理に関するどの標準的参考書にも見し
、出される古典的なしきし、値電圧の式である。もしデ
プレション型の装置が所望ならば、適切な密度及びエネ
ルギーの付加的な浅いイオン注入を用いて、しきし、値
電圧をＶＤｏｓＢだけシフトさせる事ができる。この付
加的イオン注入は浅いので、深いイオン注入によって得
られる基板敏感性の改善に影響を与えない。装置の基板
敏感性は式（１４）を微分する事によって与えられる。

この式（１８）は、所望のしきし、値電圧の基板敏感性
ｄＶ，／ｄＶｓｘを得るための、与えられた背景ドーピ
ング濃度Ｎａを持つ第ＩＡ図の基板２中の埋め込みチャ
ンネル１０に関する上側の境界Ｘ，、下側の境界Ｘ２、
密度Ｄの間の臨界的関係を表わしている。

もし０＝０ならば、従来技術の装置の基板敏感性が得ら
れる。

すなわち、式（１８）と式（１９）とを比較すれば、深
いイオン注入の項（Ｘ，十×２）Ｄ／Ｎａの存在する事
により、式（１８）の基板敏感性において改善のみられ
る事が明らかである。

さらに説明するために、第３図により、リン・イオンに
関する深い注入の密度及び２００から１０００ｋｅＶに
わたる種々の注入エネルギー、８５０Ａから９２１３Ａ
にわたるＸ，、２８５０Ａから１３球８ＡにわたるＸ２
に対する、ミリボルト／ボルト単位の基板敏感性の関係
を図示する。

第３図のグラフの縦軸は基板敏感・性を示す。各曲線は
、チャンネル領域を通じて注入され上記の埋め込み層１
０を形成したリン・イオンに関する異なったイオン注入
エネルギーを表わしている。注入装置で利用できるエネ
ルギーに従って適当な曲線が選ばれた。リン・イオンの
対応する密度は機軸の値によって与えられる。本発明に
よるデプレション型の一例は、７００Ａの厚さ（ｔ。

ｘ）のゲート酸化物７、７．５×１び５原子／塊の背景
ドーピング濃度Ｎａ、一１．５ボルトのＶＦＢ、一３．
３８ボルトのＶｏｏｓＥ、５．３×１び１原子／榊の注
入密度、埋め込み層の上側の境界Ｘ，が９２００Ａ、下
側の境界Ｘ２が１３５８０Ａという注入厚さに作られた
。ソース一基板電圧の関数としてのしきい値電圧の曲線
は、第４図において、従来の装置について対応するソー
ス−基板電圧の関数としてのしきし、値電圧と比較され
ている。本発明に従って形成された装置は、ソース−基
板電圧に関するしきし・値電圧の変化率又は勾配がより
小さい事が認められる。これは、本発明に従って作られ
た装置に関して、ソース一基板電圧の大きさの与えられ
た変動がしきし、値電圧により小さな変化を生じる事を
示している。第５図は、前節で説明したパラメータを持
つ改良された装置に関する、ソース−基板バイアスの関
数としてのミリボルト／ボルト単位の基板敏感性を従来
の装置と比較して示す。

本発明に従って作られた装置に関する基板敏感性の、従
来の装置のそれに比較しての顕著な減少が存在する事が
認められる。単純なＭＯＳＦＥＴ反転回路を、自己バイ
アスされたデブレション・モード負荷装置及びェンハス
メント・モード能動装置を第６Ａ図に示されるように用
いて作る事ができる。

その負荷装置に本発明の構造を用いる事によって、第６
Ｂ図に示されるように、従来の装置を上回るスイッチン
グ中のドレィンーソース電流駆動能力が生み出される。
絶縁層を導入するための良好な方法はイオン注入であっ
たが、本発明はソースとドレィンの間に埋め込み絶縁層
を形成するための任意の他の方法に適用できる。例えば
、多層シリコン・ェピタキシャルー絶縁物サンドイッチ
構造が、本発明に従ってＦＥＴ装置のチャンネル領域を
形成するのに用いる事ができる。イオン注入層１川ま、
より最適な濃度分布を得るために、多数のイオン注入工
程によってその濃度分布を調整できる事も認められる。

【図面の簡単な説明】

第ＩＡ図は本発明に相当する構造の断面図、第ＩＢ図は
第ＩＡ図の断面×−Ｘ′に沿ったドーピング濃度分布を
示す図、第２図は第ＩＡ図の断面Ｘ一Ｘ′に沿ったドー
ピング濃度分布及び空乏化した領域を示す図、第３図は
本発明の装置に関して種々の注入エネルギーについて深
い注入の密度の関数としての基板敏感性を示す図、第４
図は従来の装置と本発明の装置に関してソース−基板電
圧ＩＶｓｘｌの関数としてしきし、値電圧Ｖ．を示す図
、第５図は従来の装置と本発明の装置に関してソース−
基板電圧ＩＶｓｘｌの関数として基板敏感性を示す図、
第６Ａ図は一般的なＭＯＳＦＥＴ反転回路を示す図、第
６Ｂ図は第６Ａ図の出力電圧と規格化されたドレィンー
ソース電流との間の関係を示す図である。 ２・・・・・・基板、４・・・・・・ソース、６・・・
・・・ドレィン、７・・・・・・ゲート絶縁膜、８・・
・・・・ゲート電極、１０・・・・・・埋め込み層、１
１，１３・・・・・・ＰＮ接合、１２，１４・・・・
・・空乏層、１６・・・・・・ゲートと埋め込み層の間
の基板領域。 ＦＩＧ．ＩＡ ＦＩＧ．ＩＢ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．６Ａ ＦＩＧ．６８ ＦＩＧ．５

Claims (1)

【特許請求の範囲】
1. １ 第１の導電型のソース及びドレイン領域と、第２の
   導電型の低抵抗率の基板中に有し、上記ソース及びドレ
   イン領域の間に形成されたチヤンネル領域上にゲートが
   存在する電界効果トランジスタにおいて、 上記チヤン
   ネル領域下の上記基板中に第１導電型の埋め込み領域を
   設け、該領域に随伴する空乏層及びチヤンネルに随伴す
   る空乏層が合体するように構成した事を特徴とする電界
   効果トランジスタ。