EP0000883A1 - Isolierschicht-Feldeffektransistor - Google Patents

Isolierschicht-Feldeffektransistor Download PDF

Info

Publication number
EP0000883A1
EP0000883A1 EP78100594A EP78100594A EP0000883A1 EP 0000883 A1 EP0000883 A1 EP 0000883A1 EP 78100594 A EP78100594 A EP 78100594A EP 78100594 A EP78100594 A EP 78100594A EP 0000883 A1 EP0000883 A1 EP 0000883A1
Authority
EP
European Patent Office
Prior art keywords
substrate
insulating layer
effect transistor
field effect
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP78100594A
Other languages
English (en)
French (fr)
Other versions
EP0000883B1 (de
Inventor
Kenneth Edward Beilstein, Jr.
Harish Narandas Kotecha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0000883A1 publication Critical patent/EP0000883A1/de
Application granted granted Critical
Publication of EP0000883B1 publication Critical patent/EP0000883B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Definitions

  • the invention relates to a novel field-effect transistor with reduced sensitivity of the threshold voltage to fluctuations in the voltage between the source and the substrate.
  • the efficiency of most logic circuits built from MOSFETs depends on how well they are suitable for current control.
  • the current control in turn depends on the threshold voltage, which is a function of the voltage difference between the source electrode and the substrate. Since the source voltage fluctuates in certain circuit applications with unearthed source electrodes, the voltage between the source and the substrate also fluctuates. Therefore, the threshold voltage also changes, so that the current control generated with the transistor changes.
  • the problem is to reduce the sensitivity of the threshold voltage to changes in the voltage between the source and the substrate.
  • the rate of change of the threshold voltage with respect to the voltage between the source and the substrate is generally called the substrate sensitivity of the field effect transistor designated.
  • the substrate sensitivity is a function of various factors, such as the thickness of the oxide layer, the doping of the substrate, the dielectric constant, etc.
  • the aim of the invention is therefore to reduce the fluctuations in the threshold voltage during operation by reducing the substrate sensitivity reduced, resulting in improved current control.
  • This object of the invention is achieved by the structure of a MOS field-effect transistor in which a buried layer of a dopant of the same conductivity type as the source and drain is formed in the channel region, this buried layer being designed such that the depletion zones for the PN junctions at the upper and lower boundaries of this layer merge in the middle of the buried layer, effectively forming a buried insulating layer between the sourcy and drain zones.
  • This Layer has this is that it increases the distance between the mirror image electrostatic charges in the gate electrode and the bulk of the substrate below the channel region of the MOSF E T, and thus the sensitivity of the threshold voltage to changes in the voltage applied between the source and substrate reduces the effectiveness .
  • the electrostatic interaction between the substrate and the gate electrode of an F E T can be reduced by providing an insulating layer of predetermined thickness and depth below the surface of the substrate in the channel region so that the distance between the gate electrode and those inside the mass of the substrate electrostatic charges, which occur in mirror image of the charges actually lying on the gate electrode, is effectively increased. Since the potential difference between the gate electrode and the mirror-image charges in the mass of the substrate is directly proportional to the electrostatic field strength, multiplied by the distance between them, the potential difference is increased with the same field strength, if the distance is increased . If one more charge is supplied to the gate electrode, the overall potential increase required within the substrate to maintain the charge balance increases with increasing thickness of the insulating layer. It can therefore be seen that the influence on the gate potential, which results from changes in the substrate potential, ie the electrostatic interaction, is reduced if the distance between the mirror-image charges is increased by inserting a buried insulating layer.
  • the preferred method for introducing an insulating layer is by ion implantation of a doped layer 10 of the same doping material that produces an N-type conduction as for source and drain, with a predetermined depth of X 1 -X 2 below the substrate surface in the channel region in FIG. 1A.
  • two PN junctions namely an upper PN junction 11 and a lower PN junction 13 with the surrounding P-conducting material of the substrate.
  • a depletion zone is formed in the transition area.
  • the thickness and the concentration of the implanted layer 10 are preferably chosen so that the depletion zone 12 for the upper PN junction and the depletion zone 14 for the lower PN junction 13 move so far that the intermediate layer is practically an insulating layer. Therefore, a buried insulating layer 10, which is desired to reduce the sensitivity of the threshold voltage to the substrate voltage, can be achieved by ion implantation from a layer with the same conductivity as the source and drain region in the channel region.
  • the buried doped insulating layer 10 has too high a concentration in relation to the concentration of the background doping for the substrate 2, an electrical short circuit can occur between the source 4 and the drain 6. If, on the other hand, the concentration of the buried doped insulating layer 10 is too low, there is only a negligible influence on the sensitivity of the threshold voltage with respect to the voltage between the source and the substrate. It has been found that there are critical values for the depth X 1 of the doped insulating layer 10 below the surface of the substrate 2, the thickness (X 2 -X 1 ) of the doped insulating layer 10 and its concentration, within which there is a range of reduced sensitivities the threshold voltage with respect to the voltage present between the source and the substrate. Some examples of these combinations of depth, thickness and concentration for the buried doped insulating layer 10 are shown in FIG. 3.
  • the Gaussian distribution for a deep ion implantation should be normalized for a rectangular distribution, the width of which corresponds to 2-1 / 2 times the standard deviation of the spread of the ion implant, while the dose D is the peak dose. This approximation of the Gaussian distribution is carried out in such a way that the implantation dosage is retained.
  • this analysis is performed for N-channel MOSFETs, with the corresponding changes in polarity it applies equally to P-channel MOSFETs.
  • FIG. 1B is a composite partial figure, which shows the doping profile over the channel region of FIG. 1A from the gate insulator 7 down to the mass 2 of the semiconductor substrate.
  • N a is the doping concentration of the semiconductor substrate 2.
  • the gate-source bias V GS is equal to the threshold voltage and that the substrate-source bias V is so it should be chosen that the channel depletion layer immediately below the gate insulating layer in region 1 does not merge with the depletion layer 12.
  • the implantation conditions are selected such that the depletion layers 12 and 14 do not flow into one another and that therefore the buried layer 10, which is also referred to as zone 2, the source and drain diffusions 4 and 6 for short closes. With this starting point, the condition for the non-conductive or depleted zone 2 should first be developed.
  • V sxc ' an expression for the critical substrate-source bias voltage, V sxc ', is derived, the region 16 of the substrate 2 being completely depleted (also referred to as zone 1) when this size is exceeded, so that together with the depletion zone 2 a field-effect transistor is used receives improved substrate sensitivity. If the substrate bias V sx is less than this critical value and zone 2 is depleted, then the transistor has a substrate sensitivity comparable to that of the prior art.
  • the widths of the depletion layer 12 and 14 are the same on both sides in zone 2. If depletion is to be made in Zone 2, the following applies:
  • V J changes slowly with respect to (X 2 -X 1 ) and can therefore be determined by assuming an approximate value for (X2-X1).
  • Fig. 2 essentially shows the details of Fig. 1B when zones 1, 2 and 3 are depleted.
  • V sxc, V I and V D are the voltages lying above the depleted zones 1, 2 and 3, so that the total about of the substrate source bias voltage V is equal to sx.
  • the electronic field E in the depletion zones in FIG. 2 is by Gaussian law related to those in the zone (X D - X 3 ) related charges by:
  • the depletion zone (X D - X 3 ) is, however, caused by the voltage V D , so that becomes.
  • V FB is the ribbon voltage of the transistor and C ox is the gate insulation capacitance per unit area.
  • a further flat ion implantation of suitable dosage and energy can be used to shift the threshold voltage by the amount V dosage . Since this is a very flat implantation, the improvement in substrate sensitivity achieved by the deep implantation is not affected.
  • the substrate sensitivity of the semiconductor device is given by the differentiation of equation 14:
  • This equation 18 represents the critical relationship between the dosage D, the upper limit value X 1 and the lower limit value X 2 for the buried layer 10 in the substrate 2 of FIG. 1A, which is a doping concentration N a to achieve the desired sensitivity of the threshold voltage dV T / dV sx owns.
  • FIG. 3 shows a graphical representation of the relationship between the substrate sensitivity in millivolts per volt, which is plotted against the implantation dose for phosphorus ions and various implantation energies in the range from 200 to 1000 KeV, where X is from 850 ⁇ to 9213 R and X 2 ranges from 2850 ⁇ to 13588 A.
  • X is from 850 ⁇ to 9213 R
  • X 2 ranges from 2850 ⁇ to 13588 A.
  • a semiconductor structure provided with a depletion zone is formed with a gate oxide layer 7 and a thickness of 700 A (t), with a background doping concentration N a of 7.5 x 10 atoms / cm 3 , a voltage V FB of -1.5 volts, a dosage voltage of -3.38 volts and an implantation dose of 5.3 x 10 11 a tome / cm 2 and an implant thickness for the upper limit x 1 of the buried layer of 9200 ⁇ , and for the lower limit x 2 out of 13580 ⁇ .
  • the diagram of the resulting threshold voltage as a function of the source-substrate voltage is compared with the corresponding threshold voltage as a function of the source-substrate voltage according to the prior art in FIG. 4. It can be seen that the structure constructed according to the invention has a smaller slope or a lower rate of change in the threshold voltage with respect to the source-substrate voltage, which shows that with predetermined changes in the magnitude of the source-substrate voltage there are fewer changes in the threshold voltage result in a device constructed according to the invention.
  • FIG. 5 shows the substrate sensitivity in millivolts per volt as a function of the source-substrate voltage for the improved semiconductor device with the above mentioned parameters in comparison with a semiconductor device according to the prior art. It can be seen that a semiconductor structure constructed in accordance with the invention results in a very substantial reduction in substrate sensitivity compared to the prior art.
  • a simple MOSFET inverter stage can, according to FIGS. 6A and 6B with a self-biasing MOSFET of the depletion type as a load and an active MOSFET of the enrichment type can be produced by using the semiconductor structure constructed according to the invention for the load transistor, as a result of which a considerably higher current control of the current flowing from drain to source is obtained during the switching process compared to the prior art in Fig. 6B.
  • the invention can be practiced by other methods of forming a buried insulating layer between the source and drain.
  • a multilayer silicon epitaxial insulator layer structure could be used to form the channel region of a field effect transistor according to the invention.
  • the concentration profile of the implanted insulating layer 10 can be specially shaped by a number of ion implantation stages in order to achieve an optimal profile.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Der Metalloxid-Silicium-Feldeffekttransistor weist im Kanalbereich eine vergrabene Isolierschicht (10) auf, die mit dem gleichen Dotierungsstoff dotiert ist, wie Source-und Drain-Zone, so dass die Verarmungsschichten der an der Ober- bzw. Untergrenze der Isolierschicht (10) gebildeten P-N-Übergänge (11, 13) sich in der Mitte der implantierten Isolierschicht (10) einander nähern, und so tatsächlich eine Isolierschicht zwischen Source und Drain darstellen. Die Anwesenheit dieser Schicht erhöht den Abstand zwischen den spiegelbildlich induzierten elektrostatischen Ladungen in der Gate-Elektrode und der Masse des Substrats unterhalb des MOSFETs, wodurch die Empfindlichkeit der Schwellwertspannung des Feldeffekttransistors für Veränderungen der Source-Substrat-Spannung herabgesetzt wird.

Description

  • Die Erfindung betrifft einen neuartigen Feldeffekttransistor mit verringerter Empfindlichkeit der Schwellwertspannung auf Schwankungen der zwischen Source und Substrat liegenden Spannung.
  • Der Wirkungsgrad der meisten aus MOSFETs aufgebauten logischen Schaltungen hängt davon ab, wie gut sie sich für die Stromsteuerung eignen. Die Stromsteuerung hängt dabei wiederum von der Schwellwertspannung ab, die eine Funktion der Spannungsdifferenz zwischen Source-Elektrode und Substrat ist. Da bei bestimmten Schaltungsanwendungen mit ungeerdeten Source-Elektroden die Sourcespannung schwankt, schwankt damit auch die zwischen Source und Substrat liegende Spannung. Daher verändert sich auch die Schwellwertspannung, so daß die mit dem Transistor erzeugte Stromsteuerung sich ändert. Das Problem besteht darin, die Empfindlichkeit der Schwellwertspannung gegenüber Veränderungen der zwischen Source und Substrat liegenden Spannung zu verringern. Die Änderungsgeschwindigkeit der Schwellwertspannung in bezug auf die zwischen Source und Substrat liegende Spannung wird allgemein als die Substratempfindlichkeit des Feldeffekttransistors bezeichnet. Die Substratempfindlichkeit ist eine Funktion verschiedener Faktoren, wie zum Beispiel die Dicke der Oxidschicht, die Dotierung des Substrats, die Dielektrizitätskonstante usw. Man hat sich daher das Ziel gesetzt, die Schwankungen der Schwellwertspannung während des Betriebs dadurch zu verringern, daß man die Substrat- empfindlichkeit verringert, wodurch sich eine verbesserte Stromsteuerung ergibt.
  • Man hat im Stand der Technik schon vielfach versucht, die Substratempfindlichkeit zu verbessern. Man hat beispielsweise vorgeschlagen, Substrate mit hohem spezifischem Widerstand in der Weise zu erzielen, daß man gleichförmig die Dotierungskonzentration des Substrats änderte, weil man geglaubt hat, damit auch eine bessere Kapazität zu erreichen. Wenn man jedoch Substrat mit höherem spezifischem Widerstand verwendet, dann treten bei hoher Packungsdichte Schwierigkeiten auf, wie z. B. Kanalkurzschlüsse, Emitter-Kollektor-Durchschläge und ähnliches. Wenn die gesamte Hintergrundleitfähigkeit verringert wird, können sich in den Feldbereichen Inversionen einstellen, so daß die Schaltung nicht richtig arbeitet. Obwohl sich einige Vorteile durch Verwendung von Substraten mit hohem spezifischem Widerstand erzielen lassen, wird doch ein beträchtlicher Teil des so erzielten Gewinns durch die dabei auftretenden Schwierigkeiten wieder zunichte gemacht.
  • Ein anderer Versuch zur Erzielung einer niedrigen Substratempfindlichkeit besteht in einer Substratisolation, in dem man das Substrat für jeden Transistor isoliert. Die Herstellungskosten werden dabei außerordentlich hoch, da für diese doppelte Diffusion und die Dotierung von zwei verschiedenen Zonen komplexe Verfahren eingesetzt werden müssen. Außerdem ergibt sich dabei eine geringere Packungsdichte, weil jeder Transistor für sich isoliert werden muß.
  • Es ist an sich bekannt, in der Kanalzone eines FET eine doppelte Ionen-Implantation durchzuführen, wodurch ein implantierter Übergang vom Verarmungstyp in Richtung auf die Oberfläche des Kanals verschoben wird, um das Problem eines Transistors vom Verarmungstyp zu lösen, der sich sonst nicht steuern oder abschalten läßt. Dies wird durch doppelte Ionen-Implantation von Materialien entgegengesetzten Leitungstyps erzielt, die einen plötzlichen Übergang liefern. Es ist jedoch nicht so, daß sich durch einfache Ionen-Implantation die erwünschte Verringerung der Substratempfindlichkeit zwangsläufig ergibt.
    • Aufgabe der Erfindung
  • Es ist somit Aufgabe der Erfindung, die Empfindlichkeit der Schwellwertspannung eines MOSFET gegenüber Veränderungen der zwischen Source und Substrat liegenden Spannung zu verringern.
    • Gesamtdarstellung der Erfindung
  • Diese der Erfindung zugrunde liegende Aufgabe, wird durch die Struktur eines MOS-Feldeffekttransistors gelöst, bei dem im Kanalbereich eine vergrabene Schicht eines Dotierungsstoffes des gleichen Leitungstyps, wie Source und Drain gebildet ist, wobei diese vergrabene Schicht so ausgelegt ist, daß die Verarmungszonen für die P-N-Übergänge an den oberen und unteren Grenzen dieser Schicht in der Mitte der vergrabenen Schicht sich vereinigen und dadurch effektiv eine vergrabene Isolierschicht zwischen Sourcy- und Drainzone bilden. Diese Schicht hat dabei die Wirkung, daß sie den Abstand zwischen den spiegelbildlichen elektrostatischen Ladungen in der Gate-Elektrode und der Masse des Substrats unterhalb des Kanalbereichs des MOSFET erhöht, und damit die Empfindlichkeit der Schwellwertspannung gegenüber Veränderungen der zwischen Source und Substrat liegenden Spannung herabsetzt.
  • Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben.
  • In den Zeichnungen zeigt
    • Fig. 1A eine Querschnittsansicht einer erfindungsgemäß aufgebauten Struktur und
    • Fig. 1B das zugehörige Dotierungsprofil längs der Schnittlinie X-X' von Fig. 1A, jedoch um 90° gedreht,
    • Fig. 2 ein Dotierungsprofil der in Fig. 1A gezeigten Struktur längs der Schnittlinie X-X' in Fig. 1A, jedoch zur Darstellung der Verarmungszonen um 90° gedreht,
    • Fig. 3 eine graphische Darstellung der Substrat- empfindlichkeit in Millivolt je Volt als Funktion der Implantierungs-Dosierung für verschiedene Implantierungsenergien für den erfindungsgemäß ausgestalteten Feldeffekttransistor,
    • Fig. 4 ein Diagramm zur Darstellung der Schwellwertspannung V als Funktion der zwischen Source und Substrat liegenden Spannung |VSX| gemäß dem Stand der Technik und der Erfindung,
    • Fig. 5 eine graphische Darstellung der Beziehung zwischen der Substratempfindlichkeit in Millivolt je Volt als Funktion der zwischen Source und Substrat liegenden Spannung |VSX| gemäß dem Stand der Technik und nach der Erfindung,
    • Fig. 6A verallgemeinert eine MOSFET-Inverterstufe und
    • Fig. 6B ein Diagramm zur Darstellung des normalisierten Drain-Source-Stromes und der Ausgangsspannung unter Verwendung eines MOSFET gemäß Fig. 6A zur Darstellung der durch die Erfindung verbesserten Stromsteuerung.
  • Die elektrostatische Wechselwirkung zwischen dem Substrat und der Gate-Elektrode eines FET kann dadurch verringert werden, daß man eine Isolierschicht vorbestimmter Dicke und Tiefe unterhalb der Oberfläche des Substrats in dem Kanalbereich anbringt, so daß der Abstand zwischen der Gate-Elektrode und den innerhalb der Masse des Substrats befindlichen elektrostatischen Ladungen, die zu den tatsächlich auf der Gate-Elektrode liegenden Ladungen spiegelbildlich auftreten, effektiv erhöht wird. Da die Potentialdifferenz zwischen der Gate-Elektrode und den spiegelbildlichen Ladungen in der Masse des Substrats der elektrostatischen Feldstärke, multipliziert mit dem dazwischen liegenden Abstand, direkt proportional ist, wird bei gleicher Feldstärke, dann, wenn.der Abstand vergrößert wird, auch die Potentialdifferenz erhöht. Wird der Gate-Elektrode eine Einheitsladung mehr zugeführt, nimmt die insgesamt innerhalb des Substrats zur Aufrechterhaltung des Ladungsgleichgewichts erforderliche Potentialerhöhung mit zunehmender Dicke der Isolierschicht zu. Man sieht daher, daß der Einfluß auf das Gate-Potential, welcher sich aus Veränderungen des Substrat-Potentials ergeben, d. h. die elektrostatische Wechselwirkung sich verringert, wenn der Abstand zwischen den spiegelbildlichen Ladungen dadurch erhöht wird, daß man eine vergrabene Isolierschicht einfügt.
  • Wenn an der Gate-Elektrode ein so hohes
    Potential liegt, daß ein Strom zwischen Source und Drain zu fließen beginnt, d. h. daß die Gatespannung der Schwellwertspannung entspricht, dann wird eine gegebene Größe einer Spannungsveränderung in der zwischen Source und Substrat herrschenden Spannung dann eine geringere Einwirkung auf die Stromleitung im Kanalbereich haben, wenn die dazwischen liegende Isolierschicht dicker ist, d. h. wenn ein größerer Abstand zwischen den spiegelbildlich induzierten Spannungen in der Masse des Substrats und in der Gate-Elektrode vorhanden ist. Wenn man daher eine Isolierschicht einer vorgegebenen Dicke in einer gewünschten Tiefe unterhalb der Oberfläche des Substrats im Kanalbereich einführt, dann wird die Einwirkung von Veränderungen im Substratpotential auf die Schwellwertspannung herabgesetzt.
  • Das bevorzugte Verfahren zum Einführen einer Isolierschicht besteht durch Ionen-Implantation einer dotierten Schicht 1o des gleichen einen N-Leitungstyp hervorrufenden Dotierungsmaterials wie bei Source und Drain, mit einer vorbestimmten Tiefe von X1-X2 unterhalb der Substratoberfläche im Kanalbereich in Fig. 1A. Dadurch erhält man zwei P-N-Ubergänge, nämlich einen oberen P-N-Ubergang 11 und einen unteren P-N-Ubergang 13 mit dem umgebenden P-leitenden Material des Substrats. Wie bei allen P-N-Ubergängen bildet sich im Übergangsbereich eine Verarmungszone. Die Dicke und die Konzentration der implantierten Schicht 10 wird dabei vorzugsweise so gewählt, daß die Verarmungszone 12 für den oberen P-N-Ubergang und die Verarmungszone 14 für den unteren P-N-Übergang 13 soweit aneinanderrücken, daß die dazwischenliegende Schicht praktisch eine Isolierschicht ist. Daher läßt sich eine vergrabene Isolierschicht 10, die zur Verringerung der Empfindlichkeit der Schwellwertspannung gegenüber der Substratspannung erwünscht ist, durch Ionen-Implantation von einer Schicht mit der gleichen Leitfähigkeit wie Source- und Drain-Zone in dem Kanalbereich erzielen.
  • Es sei darauf verwiesen, daß bei zu hoher Konzentration der vergrabenen dotierten Isolierschicht 10 in bezug auf die Konzentration der Hintergrunddotierung für das Substrat 2 ein elektrischer Kurzschluß zwischen Source 4 und Drain 6 eintreten kann. Ist dagegen die Konzentration der vergrabenen dotierten Isolierschicht 10 zu niedrig, so erhält man nur einen verschwindend kleinen Einfluß auf die Empfindlichkeit der Schwellwertspannung in bezug auf die zwischen Source und Substrat liegende Spannung. Es wurde festgestellt, daß es dabei kritische Werte für die Tiefe X1 der dotierten Isolierschicht 10 unterhalb der Oberfläche des Substrats 2, die Dicke (X2-X1) der dotierten Isolierschicht 10 und deren Konzentration gibt, innerhalb derer man einen Bereich verringerter Empfindlichkeiten der Schwellwertspannung in bezug auf die zwischen Source und Substrat anliegende Spannung erhält. Einige Beispiele dieser Kombinationen von Tiefe, Dicke und Konzentration für die vergrabene dotierte Isolierschicht 10 sind in Fig. 3 dargestellt.
  • Im folgenden soll eine Analyse der Schwellwertgleichungen mit den notwendigen Randbedingungen für einen N-Kanal-MOSFET für eine verbesserte Substratempfindlichkeit gegeben werden. Für diese Analyse soll die Gauss'sche Verteilung für eine tiefe Ionen-Implantation für eine rechteckige Verteilung normalisiert werden, deren Breite 2-1/2mal der Standardabweichung der Ausbreitung des Ionen-Implantats entspricht, während die Dosierung D die Spitzendosierung ist. Diese Annäherung der Gauss'schen Verteilung wird dabei so durchgeführt, daß dabei die Implantationsdosierung erhalten bleibt. Obgleich diese Analyse für N-Kanal-MOSFETs durchgeführt wird, gilt sie mit den entsprechenden Polaritätsänderungen in gleicher Weise für P-Kanal-MOSFETs.
  • Fig. 1B ist eine zusammengesetzte Teilfigur, die das Dotierungsprofil über dem Kanalbereich der Fig. 1A vom Gate-Isolator 7 nach unten bis in die Masse 2 des Halbleitersubstrats zeigt. N a ist die Dotierungskonzentration des Halbleitersubstrats 2. Für den Beginn der Analyse im Bereich 1 (vergleiche auch Fig. 1A) sei angenommen, daß die Gate-Source-Vorspannung VGS gleich der Schwellwertspannung sei und daß die Substrat-Source-Vorspannung V so gewählt sei, daß die Kanalverarmungsschicht unmittelbar unterhalb der Gate-Isolierschicht im Bereich 1 sich nicht mit der Verarmungsschicht 12 vereinigt. Ferner sei angenommen, daß die Implantationsbedingungen so gewählt sind, daß die Verarmungsschichten 12 und 14 nicht ineinander fließen und daß daher die vergrabene Schicht 10, die auch als Zone 2 bezeichnet sei, die Source- und Drain-Diffusionen 4 und 6 kurzschließt. Mit diesem Ausgangspunkt soll zunächst die Bedingung für die nicht-leitende oder verarmte Zone 2 entwickelt werden.
  • Anschließend wird ein Ausdruck für die kritische Substrat-Source-Vorspannung, Vsxc' abgeleitet, wobei bei überschreiten dieser Größe der Bereich 16 des Substrats 2 vollständig verarmt (auch als Zone 1 bezeichnet), so daß man zusammen mit der Verarmungszone 2 einen Feldeffekttransistor mit verbesserter Substratempfindlichkeit erhält. Ist die Substrat-Vorspannung Vsx kleiner als dieser kritische Wert und ist die Zone 2 verarmt, dann hat der Transistor eine mit dem Stand der Technik vergleichbare Substratempfindlichkeit.
  • Aus Symmetrie-Bedingungen sind in der Zone 2 die Breiten der Verarmungsschicht 12 und 14 zu beiden Seiten die gleichen. Soll in der Zone 2 eine Verarmung hergestellt werden, dann gilt:
    Figure imgb0001
  • Da unter dieser Bedingung die beiden Seiten 11 und 13 der Zone 2 auf gleichem Potential liegen, werden die Verarmungszonen 12 und 14 nur durch die innere Spannung über den P-N-Dioden aufrechterhalten. Es ist aus der Theorie der stufenförmigen Übergänge bekannt, daß
    Figure imgb0002
    wobei
    • εO die Dielektrizitätskonstante des freien Raumes,
    • εS die Dielektrizitätskonstante des Halbleitermaterials und
    • q die Ladung des Elektrons
    • VJ die innere Spannung über der Verarmungszone 12 oder 14 ist.
  • Für eine vollständige Verarmung der Zone 2 gilt die Gleichung
    Figure imgb0003
  • VJ verhält sich zu (X2-X1) gemäß dem folgenden Ausdruck, den man aus jedem beliebigen Lehrbuch über Halbleiterphysik und auch aus Gleichung 3 ableiten kann.
    Figure imgb0004
    wobei
    • k die Boltzmann-Konstante,
    • T die Temperatur und
    • ni die Eigen-Trägerkonzentration des Halbleiter materials ist.
  • Man sieht, daß VJ sich langsam mit Bezug auf (X2-X1) ändert und daher durch Annahme eines Näherungswertes für (X2-X1) bestimmt werden kann.
  • Für eine vollständige Verarmung der Zone 1 gilt:
    Figure imgb0005
    mit
    Figure imgb0006
    wobei ⌀ = das Fermi-Potential der Masse des HalbleiterMaterials ist.
  • Da die Zone 2 ebenfalls verarmt ist, ergibt sich aus der Ladungs-Neutralitätsüberlegung
    Figure imgb0007
     die man für |Vsxc| aus den obigen drei Ausdrücken löst, zu:
    Figure imgb0008
  • Fig. 2 zeigt im wesentlichen die Einzelheiten der Fig. 1B, wenn die Zonen 1, 2 und 3 verarmt sind. Vsxc , VI und VD sind dabei die über den verarmten Zonen 1, 2 und 3 liegenden Spannungen, so daß deren Gesamtsumme etwa gleich der Substrat-Source-Vorspannung Vsx ist.
  • Damit ist die Analyse zur Bestimmung der kritischen Bedingungen für die Verarmung abgeschlossen. Anschliessend sollen die verschiedenen Spannungsausdrücke, die die Substratvorspannung bilden, und zu einem Ausdruck für die verbesserte Substratempfindlichkeit führen, abgeleitet werden.
  • Aus der Beziehung zwischen X s und |Vsxc| erhält man den Spannungsabfall über X s in der Zone 1, auf die in Xs liegenden Ladungen zu:
    Figure imgb0009
  • Das elektronische Feld E in den Verarmungszonen in Fig.2 (vergleiche auch Fig. 1A) von der Kanaloberfläche nach X3 , das über das innere Feld hinausgeht, steht durch das Gauss'sche Gesetz zu den in der Zone (XD - X3) befindlichen Ladungen in Beziehung durch:
    Figure imgb0010
  • Dadurch erhält man die auf die Ladungen zwischen X3 und XD in Zone 3 zurückzuführende Spannung:
    Figure imgb0011
  • Die Verarmungszone (XD - X3) wird jedoch durch die Spannung VD verursacht, so daß
    Figure imgb0012
    wird.
  • Als Schwellwertbedingung sieht man, daß
    Figure imgb0013
    wobei VFB die Flachbandspannung des Transistors und Cox die Gate-Isolierkapazität je Flächeneinheit ist.
  • Wandelt man den oben genannten Ausdruck um und verwendet dabei die Annäherung:
    Figure imgb0014
    dann ist der Ausdruck für die Schwellwertspannung gegeben durch:
    Figure imgb0015
     für
    Figure imgb0016
    und
    Figure imgb0017
    Es sei darauf hingewiesen, daß in Gleichung 14, wenn D = 0
    Figure imgb0018
    wird. Das ist aber die klassische Schwellwertspannungsgleichung, die man in jedem Handbuch über Halbleiterphysik finden kann.
  • Soll ein Transistor vom Verarmungstyp gebildet werden, dann kann eine weitere flache Ionen-Implantation geeigneter Dosierung und Energie zur Verschiebung der Schwellwertspannung um den Betrag VDosierung verwendet werden. Da es sich hierbei um eine sehr flache Implantation handelt, wird dadurch die durch die tiefe Implantation erzielte Verbesserung der Substratempfindlichkeit nicht beeinflußt.
  • Die Substratempfindlichkeit der Halbleitervorrichtung ist gegeben durch die Differentiation der Gleichung 14:
    Figure imgb0019
     Diese Gleichung 18 stellt die kritische Beziehung zwischen der Dosierung D, dem oberen Grenzwert X1 und dem unteren Grenzwert X2 für die vergrabene Schicht 10 im Substrat 2 der Fig. 1A dar, das eine Dotierkonzentration Na zur Erzielung der gewünschten Empfindlichkeit der Schwellwertspannung dVT / dVsx besitzt.
  • Ist D gleich 0, dann ergibt sich die Substratempfindlichkeit der Transistoren des Standes der Technik aus Gleichung 19:
    Figure imgb0020
  • Vergleicht man Gleichungen 18 und 19, so sieht man sofort die wesentliche Verbesserung der Substratempfindlichkeit gemäß Gleichung 18, die sich aus der Anwesenheit des Ausdrucks
    Figure imgb0021
     für die tiefe Ionen-Implan- tation ergibt.
  • Zur weiteren Erläuterung zeigt Fig. 3 eine graphische Darstellung der Beziehung zwischen der Substratempfindlichkeit in Millivolt je Volt, die über der Implantationsdosierung für Phosphorionen und verschiedener Implantationsenergien im Bereich von 200 bis 1000 KeV aufgetragen ist, wobei X von 850 Å bis 9213 R und X2 von 2850 Å bis 13588 A reicht. Beim Entwurf wird man dabei die auf der Ordinate dargestellte Größe "Substrat- empfindlichkeit" im Diagramm der Fig. 3 auswählen und eine waagerechte Linie ziehen, die eine oder mehrere der Kurven schneidet. Jede Kurve stellt dabei eine andere Ionen-Implantations-Energie für die durch den Kanalbereich hindurch zur Bildung der vergrabenen Isolierschicht 10 implantierten Phosphorionen dar. Entsprechend den zur Verfügung stehenden Energien der Ionen-Implantationsapparatur wird dann die richtige Kurve ausgewählt und man erhält dann die entsprechende Dosierung für die Phosphorionen aus dem dadurch gegebenen Wert auf der Abszisse.
  • Als Beispiel wird eine mit einer Verarmungszone versehene Halbleiterstruktur gemäß der Erfindung mit einer Gate-Oxidschicht 7 und einer Dicke von 700 A (t ) gebildet, mit einer Hintergrunddotierungskonzentration Na von 7,5 x 10 Atome/cm3, einer Spannung VFB von -1,5 Volt, einer Dosierungsspannung von -3,38 Volt und einer Implantationsdosierung von 5,3 x 1011 Atome/cm2 und einer Implantationsdicke für die obere Grenze X1 der vergrabenen Schicht von 9200 Å und für die untere Grenze X2 von 13580 Å. Das Diagramm der sich ergebenden Schwellwertspannung als Funktion der Source-Substrat- Spannung wird mit der entsprechenden Schwellwertspannung als Funktion der Source-Substrat-Spannung gemäß dem Stand der Technik in Fig. 4 verglichen. Man sieht, daß die erfindungsgemäß aufgebaute Struktur eine geringere Steigung oder eine geringere Änderungsgeschwindigkeit der Schwellwertspannung in bezug auf die Source-Substrat-Spannung aufweist, wodurch gezeigt wird, daß bei vorgegebenen Veränderungen der Größe der Source-Substrat-Spannung sich geringere Änderungen der Schwellwertspannung für eine gemäß der Erfindung aufgebaute Vorrichtung ergeben.
  • Fig. 5 zeigt die Substratempfindlichkeit in Millivolt je Volt als Funktion der Source-Substrat-Spannung für die verbesserte Halbleitervorrichtung mit den oben erwähnten Parametern im Vergleich mit einer Halbleitervorrichtung gemäß dem Stande der Technik. Man sieht, daß bei einer erfindungsgemäß aufgebauten Halbleiterstruktur sich eine ganz wesentliche Verringerung der Substrat- empfindlichkeit ergibt, verglichen mit dem Stande der Technik.
  • Eine einfache MOSFET-Inverterstufe kann gemäß Fign. 6A und 6B mit einem mit Eigenvorspannung arbeitenden MOSFET vom Verarmungstyp als Last und einem aktiven MOSFET vom Anreicherungstyp hergestellt werden, indem man die erfindungsgemäß aufgebaute Halbleiterstruktur für den Lasttransistor benutzt, wodurch man eine wesentlich höhere Stromsteuerung des von Drain nach Source fließenden Stromes während des Umschaltvorgangs erhält, verglichen mit dem Stande der Technik in Fig. 6B.
  • Obgleich das bevorzugte Verfahren zum Einführen der Isolierschicht durch Ionen-Implantation dargestellt wurde, läßt sich die Erfindung auch durch andere Verfahren bei der Bildung einer vergrabenen Isolationsschicht zwischen Source und Drain durchführen. Beispielsweise könnte eine mehrschichtige Silicium-Epitaxie-Isolatorschicht-Struktur zur Bildung des Kanalbereichs eines Feldeffekttransistors gemäß der Erfindung verwendet werden.
  • Es ist bekannt, daß das Konzentrationsprofil der implantierten Isolierschicht 10 durch eine Anzahl von Ionen-Implantationsstufen besonders geformt werden kann, um ein optimales Profil zu erzielen.

Claims (9)

1. Feldeffektransistor mit einem zwischen Source- und Drain-Zone eines ersten Leitungstyps gebildeten Kanal des ersten Leitungstyps in einem Substrat eines zweiten Leitungstyps und einer über dem Kanal liegenden Gate-Elektrode, dadurch gekennzeichnet, daß in dem Substrat (2) unterhalb des Kanals eine vergrabene Isolierschicht (10) vorgesehen ist, die die Verarmungszone des Transistors bis in das Substrat hinein erstreckt, wodurch die Empfindlichkeit der Schwellwertspannung in Bezug auf die Substrat- vorspannung verringert ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet,
daß die Isolierschicht (10) eine dotierte Zone ist, bei der sich die Verarmungszonen des unteren und des oberen P-N-Vbergangs berühren und damit die vergrabene Isolierschicht bilden.
3. Feldeffekttransistor nach Anspruch 2, dadurch

gekennzeichnet,
daß die dotierte Isolierschicht durch Ionen-Implantation gebildet ist.
4. Feldeffekttransistor nach Anspruch 3, dadurch
gekennzeichnet,
daß die dotierte Isolierschicht aus mehreren Ionen-Implantationen gebildet ist.
5. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet,
daß die vergrabene Isolierschicht (10) als ionenimplantierte Schicht mit einem den ersten Leitungstyp hervorbringenden Dotierungsstoff, mit einem Abstand X1 unter der Oberfläche des Substrats (2) in der Kanalzone und zwischen Source- und Drain-Zone (4, 6) mit einer Dicke X2 - X1 und einer Ionen-Implantations-Dosierung von D in einem Substrat mit einer Störelement-Konzentration von Na-Atomen/cm3 gebildet ist, und bei dem fertigen Transistor eine Substrat-Empfindlichkeit von
Figure imgb0022
 liefert, wobei die Beziehung zwischen X1, X2, D, Na und
Figure imgb0023
 gegeben ist durch
Figure imgb0024
und die Empfindlichkeit
Figure imgb0025
 der Schwellwertsx spannung zur Substratspannung durch Erhöhung des Abstands der spiegelbildlich induzierten Ladungen zwischen Gate-Elektrode und Substrat durch Bildung der vergrabenen Isolierschicht (10) aus der ionenimplantierten Schicht durch Vereinigung der beiden Verarmungszonen des oberen und unteren P-N-Ubergangs verringert ist.
6. Feldeffekttransistor nach Anspruch 5, dadurch
gekennzeichnet,
daß die dotierte Isolierschicht (10) durch mehrere Ionen-Implantationen gebildet ist.
7. Feldeffekttransistor nach Anspruch 5, dadurch
gekennzeichnet,
daß der Kanal N-leitend ist und
daß die vergrabene dotierte Isolierschicht (10) durch Implantation mit Phosphorionen gebildet ist.
8. Feldeffekttransistor nach Anspruch 5, dadurch
gekennzeichnet,
daß der Kanal P-leitend ist und
daß die vergrabene dotierte Isolierschicht durch Implantation von Borionen gebildet ist.
9. Feldeffekttransistor nach Anspruch 5, dadurch
gekennzeichnet,
daß an der Oberfläche des Kanals zur Bildung einer Verarmungszone eine zweite mit Ionen implantierte Schicht des ersten Leitungstyps gebildet ist und daß je nach der Dotierung des Kanals die vergrabene Isolierschicht durch Implantation von Phosphor- bzw. Borionen gebildet ist.
EP19780100594 1977-08-31 1978-08-04 Isolierschicht-Feldeffektransistor Expired EP0000883B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82939377A 1977-08-31 1977-08-31
US829393 1977-08-31

Publications (2)

Publication Number Publication Date
EP0000883A1 true EP0000883A1 (de) 1979-03-07
EP0000883B1 EP0000883B1 (de) 1980-05-28

Family

ID=25254411

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19780100594 Expired EP0000883B1 (de) 1977-08-31 1978-08-04 Isolierschicht-Feldeffektransistor

Country Status (2)

Country Link
EP (1) EP0000883B1 (de)
JP (1) JPS6019152B2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2239735A (en) * 1989-12-20 1991-07-10 Sanyo Electric Co "Velocity-modulation transistor"

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197131A (ja) * 1982-05-12 1983-11-16 Akatake Eng Kk 粉末定量供給装置
JPS58197130A (ja) * 1982-05-12 1983-11-16 Akatake Eng Kk 粉末定量供給装置
JPH01181470A (ja) * 1988-01-08 1989-07-19 Mitsubishi Electric Corp Ｍｏｓ型電界効果トランジスタ
GB2431774B (en) * 2004-07-30 2009-04-01 Advanced Micro Devices Inc Self-biasing transistor structure and SRAM cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3283221A (en) * 1962-10-15 1966-11-01 Rca Corp Field effect transistor
US4021835A (en) * 1974-01-25 1977-05-03 Hitachi, Ltd. Semiconductor device and a method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5280782A (en) * 1975-12-27 1977-07-06 Sony Corp Semiconductor device
JPS53141585A (en) * 1977-05-16 1978-12-09 Nec Corp Manufacture of insulating gate field effect type semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3283221A (en) * 1962-10-15 1966-11-01 Rca Corp Field effect transistor
US4021835A (en) * 1974-01-25 1977-05-03 Hitachi, Ltd. Semiconductor device and a method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2239735A (en) * 1989-12-20 1991-07-10 Sanyo Electric Co "Velocity-modulation transistor"
GB2239735B (en) * 1989-12-20 1993-08-25 Sanyo Electric Co Velocity-modulation transistor

Also Published As

Publication number Publication date
EP0000883B1 (de) 1980-05-28
JPS6019152B2 (ja) 1985-05-14
JPS5438776A (en) 1979-03-23

Similar Documents

Publication Publication Date Title
DE69525188T2 (de) Hoch- und Niederspannungs-CMOS-Bauteil und Herstellungsverfahren
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2853736C2 (de) Feldeffektanordnung
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69218747T2 (de) Lateraler zweifach diffundierter Fieldeffekttransistor mit einem isolierten Gate und Verfahren zur Herstellung
DE3110230C2 (de)
DE69018744T2 (de) MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2801085C2 (de)
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE69431330T2 (de) Integrierte Schaltung mit einer leitfähigen Überkreuzung und Verfahren zu deren Herstellung
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2347424A1 (de) Verfahren zur herstellung von halbleitereinrichtungen
DE2919522A1 (de) Ladungsuebertragungs-bauelement
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2902368A1 (de) Komplementaer-mos-inverter
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE69508897T2 (de) Asymmetrische MOS-Anordnung niedriger Leistung
WO1997013277A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE FR GB

17P Request for examination filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 2860019

Country of ref document: DE

Date of ref document: 19810423

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840720

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840905

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19890804

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19900427

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19900501

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT