JPH01181470A - Ｍｏｓ型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＭＯＳ型電界効果トランジスタ（以下ｒＭＯ３
ＦＥＴＪという）に関するものである。

〔従来の技術〕

近年、ＭＯＳＦＥＴは、高集積化されると共に微細化さ
れ、それに伴う不具合が目立ってきた。

ＭＯＳＦＥＴの微細化の問題として２つの大きな問題が
ある。１つはゲート長が短くなったことによるショート
チャネル効果であり、もう１つはゲート幅が小さくなっ
たことによる狭チャネル効果である。以下、これについ
て、エンハンスメント型ＮチャネルＭＯ５ＦＥＴを例に
図を用いて説明する。

第４図はＭ　ＯＳ　Ｆ　Ｅ　Ｔの構成を示す平面図であ
り、同図において、Ｓｌはフィールド領域、ｓ２は活性
領域、Ｓ３はゲート電極、ｌはＰ型のシリコン基板、２
は下敷シリコン酸化膜、３は窒化膜、４はフォトレジス
ト、５はフィールド酸化膜、６はＮ型反転防止用のＰ型
不純物領域、７はゲート酸化膜、８はゲート電極、９は
基板１とは反対の導電型Ｎの不純物を持つソース・ドレ
インである。

第４図のようにゲート幅が狭いＭＯＳＦＥＴを狭チャネ
ルＭＯ３ＦＥＴと呼ぶ。

第４図のＶＡ−ＶＡ線の断面について工程をたどったも
のを第５図（ａ）〜ｔｅｌに示す。次に、第５図（ａ）
〜（ｅ）について説明する。まず、Ｐ型のシリコン基板
１に、下敷シリコン酸化膜２を熱酸化し、Ｃ、Ｖ、Ｄに
より窒化膜３を堆積した後、フォトリソグラフィーによ
りパターニングし、窒化膜エッチする（第５図（ａ））
。次に、活性領域Ｓ２を窒化膜３．フォトレジスト４で
マスクし、Ｎ型反転防止のために基板１と同じ導電型Ｐ
の不純物をフィールド領域Ｓ１にイオン注入する（第５
図（ｂ））。

続いて、フォトレジスト４を除去して厚いフィールド酸
化膜５を形成した後、窒化膜３を除去する（第５図（Ｃ
））。この時に、Ｎ型反転防止用の不純物が活性領域Ｓ
２まで広がる。次に、ゲート酸化膜７を形成し、しきい
値電圧の調整用のイオン注入をする（第５図（ｄ））。

続いて、ゲート電極８を付け、パターニングした後、イ
オン注入にてソース・ドレインを形成する（第５図（ｅ
））。その様子は、第４図のＶＢ−ＶＢ線断面を示す第
５図（ｆ）において見ることができ、９がソース・ドレ
インである。

このようにして作られた狭チャネルＭＯ３ＦＥＴにおい
ては、第５図（ｅ）のＮ型反転防止用の不純物の領域６
が、所望するＭＯＳ　Ｆ　ＥＴのチャネル下まで拡散す
るため、しきい値電圧が上昇する。

これがいわゆる狭チャネル効果である。狭チャネル効果
はゲート幅が３μｍ程度の時は影響も小さいが、近年の
ようにゲート幅が１．５〜１．０μｍ程度になると、し
きい値電圧の大きな変化となって現れる。このしきい値
電圧の上昇以上に問題なのが、基板濃度が大きくなるこ
とにより基板定数が大きくなりバックゲート効果が顕著
になることである。これによる弊害を第６図により説明
する。

第６図の回路は３つのＭＯ３ＦＥＴＱＩ−Ｑ３が直列に
つながったＮＡＮＤ回路であるが、電源に近い側のＭＯ
３ＦＥＴＱＩは下段のしきい値電圧骨だけバックバイア
スが加算され、基板効果影響は無視できず、回路誤動作
の原因になる。また、ある電源電圧の範囲で動作マージ
ンを確保しなければならないような場合にも、特にバッ
クバイアスが自己バイアスの場合などはバックゲート電
圧が電源電圧によって変化するので、ＭＯＳＦＥＴの基
板定数が大きいと、大きな影響を受けることになる。

〔発明が解決しようとする課題〕

従来の狭チャネルＭＯＳ　Ｆ　ＥＴは、フィールド領域
Ｓ１から活性領域Ｓ２（第４図参照）への不純物拡散に
対しては無対策であるため無視できないしきい値電圧の
上昇をまねいたり、電源電圧の変動によるしきい値電圧
の変化が大きいため回路マージンを無くし、ひいては誤
動作の原因にもなっていた。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、狭チャネルＭＯ３ＦＥＴの基板
定数を小さくして、しきい値電圧の上昇とバックゲート
効果とを抑えることにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明によるＭＯ３型
電界効果トランジスタは、基板とは反対の導電型の不純
物をしきい値電圧に影響しない程度に深くチャネルドー
プして形成した不純物領域を設けるようにしたものであ
る。

〔作用〕

本発明によるＭＯ３型電界効果トランジスタにおいては
、しきい値電圧を変えずにＭＯＳ　Ｆ　ＥＴの基板定数
を小さくすることができる。

〔実施例〕

以下、本発明の一実施例について図を用いて説明する。

第１図において、１１はＰ型シリコン基板、１２はフィ
ールド酸化膜、１３はＮ型反転防止用のＰ型不純物領域
、１４はゲート酸化膜、１５は基板１１とは反対の４電
型Ｎのイオン注入された不純物領域、１６はゲート電極
である。

第５図（Ｃ）の場合と同様に、Ｐ型シリコン基板１１に
ＬＯＣＯ３法によりフィールド酸化膜１２を形成する（
第１図（ａ））。この時、第５図（ｅ）の場合と同様に
、Ｎ型反転防止用の不純物は拡散し、活性領域までしみ
出している。次に、ゲート酸化膜１４を形成した後、し
きい値電圧調整のチャネルドープを行ない、基板１１と
は反対の導電型Ｎの不純物をしきい値電圧調整用のチャ
ネルドープよりも深く注入して不純物領域１５を形成す
る（第１図（ｂ））。続いて、ゲート電極１６形成後、
基板１１とは反対の導電型Ｎの不純物をイオン注入する
ことによりソース・ドレインを形成する（第１図（Ｃ）
）。

このように、狭チャネルＭＯ３ＦＥＴの形成において、
しきい値電圧調整用のチャネルドープ以外に、このチャ
ネルドープよりも深く、基板１１とは反対の導電型の不
純物をイオン注入した場合どのような効果を示すかを第
２図、第３図を用いて説明する。

第２図において第１図と同一部分又は相当部分には同一
符号が付してあり、同図は第５図（ｅ）および第１図（
Ｃ）と同様である。第３図（ａ）および（ｂ）は、第２
図の■−■線断面におけるシリコン中の不純物濃度プロ
ファイルを示すものである。第３図（ａ）は従来のＭＯ
ＳＦＥＴの狭チャネル不純物プロファイルを示す。第３
図（ａ）において、領域Ｄ１はＰ型シリコン基板の不純
物濃度を示し、領域Ｄ２は狭チャネル効果の原因となる
Ｎ型反転防止用の拡散不純物濃度を示し、領域Ｄ３は領
域Ｄ２における不純物にしきい値電圧調整用の不純物を
加えた不純物濃度を示している。狭チャネルＭＯ３ＦＥ
Ｔの害悪を引き起こすのは領域Ｄ２の不純物濃度が高い
ことによる。本発明の特徴は、領域Ｄ２の不純物とは反
対の導電型の不純物を領域Ｄ２にイオン注入することに
より、領域Ｄ２のプロファイルを第３図（ｂ）に示すよ
うなものにすることである。

このようにすれば、ＭＯＳ　Ｆ　ＥＴの基板定数を小さ
くすることができ、狭チャネル効果を抑制することがで
きる。

なお、上記実施例ではＮチャネルＭＯ３ＦＥＴについて
説明したが、本発明はＰチャネルＭＯ３ＦＥＴについて
も同様に適用できるものである。

〔発明の効果〕

以上説明したように本発明は、基板とは反対の導電型の
不純物をしきい値電圧に影響しない程度に深くチャネル
ドープして形成した不純物領域を設けたことにより、Ｎ
型反転防止用の拡散不純物濃度を小さくでき、しきい値
電圧を変えずにＭＯ８型電界効果トランジスタの基板定
数を小さくすることができ、狭チャネル効果を抑制する
ことができる効果がある。

今後ますます微細化が進むと、−層狭チャネル効果がは
げしくなるので、従来のような無対策では回路マージン
が無くなり、誤動作の原因となる。

本発明を適用すれば、このような不具合を抑制すること
ができる。

【図面の簡単な説明】 第１図は本発明に係わるＭＯＳＦＥＴの一実施例の製造
方法を説明するための断面図、第２図は一般的なＭＯＳ
ＦＥＴを示す断面図、第３図は従来のＭＯＳＦＥＴと本
発明によるＭＯＳＦＥＴとの不純物濃度プロファイルを
示すグラフ、第４図は一般的な狭チャネルＭＯＳ　Ｆ　
ＥＴを示す平面図、第５図は従来のＭＯＳ　Ｆ　ＥＴの
製造方法を説明するための断面図、第６図は従来のＭＯ
ＳＦＥＴにおける弊害を説明するための回路図である。 １１・・・Ｐ型シリコン基板、１２・・・フィールド酸
化膜、１３・・・Ｎ型反転防止用の不純物領域、１４・
・・ゲート酸化膜、１５・・・基板と反対導電型の不純
物がイオン注入された不純物領域、１６・・・ゲート電
極。

Claims (1)

【特許請求の範囲】
1. 　基板とは反対の導電型の不純物をしきい値電圧に影響
   しない程度に深くチャネルドープして形成した不純物領
   域を備えたことを特徴とするＭＯＳ型電界効果トランジ
   スタ。