JPS60177719A

JPS60177719A - ゴ−ルド符号発生器

Info

Publication number: JPS60177719A
Application number: JP59034026A
Authority: JP
Inventors: Osamu Nishiguchi; 修西口
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1984-02-23
Filing date: 1984-02-23
Publication date: 1985-09-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈発明の技術分野〉本発明は、スペクトラム拡散通信等の通信システムに適
用される符号発生器に関連し、殊に本発明は、線形最長
符号（これを「Ｍ系列符号」という）を合成してゴール
ド符号を生成するコールド符号発生器に関する。

〈発明の背景〉従来この種符号発生器は、第３図に示す如く、多段ンフ
１〜レジスタおよび帰還論理回路の組合せより成る一対
の符号発生部ｌ　Ａ　、　ｌ　Ｂに、クロック供給部６
、初期値設定部７および、帰還値設定部８を付加して成
り、各符号発生部ＩＡ。

ＩＢにおける多段シフトレジスタの最終出力段より夫々
間系列符号を取り出し、これら符号を符号合成部５にて
合成して、ゴールド符号を生成している。ところで近年
、通信システムにおける暗号化を推進するのに、前記符
号の符号長をタイナミツクに切り替え得る方式が要請さ
れている。かかる要請に応えるため、従来は、取り出す
べき符号の符号長を指定するだめの符号長指定部１０と
、符号長の指定に基つき多段シフトレジスタの符号出力
段を選択するための出力選ＩＲ部１１とを敗け、選択さ
れた出力段より所望の符号長のＭ系列符号を取り出して
、符号合成部５へ送出するよう構成している。このため
従来の方式によれは、狗号長指定部１０や出力選択部１
１が必要であり、符号発生器の構成回路数や回路配線数
が増し、回路構成の複軸化、装置のコスト高を招く等の
不利かあった。

〈発明の目的〉本発明は、各符号発生部におけるＭ系列符号の取出し部
を変更することによって、前記符号長指定部や出力選択
部を不要化し、回路構成の簡易化およびコストタウンを
実現したゴールド符号発生器を提供することを目的とす
る。

〈発明の構成および効果〉上記目的を達成するため、本発明では、各符号発生部に
おりる多段シフトレジスタへの帰還入力部よりＭ系列符
号を取り出すように構成し、これらＭ系列符号を符号合
成部にて合成して、ゴールドでｊ■を生成するようにし
た。

本発明によれは、ｎ号長指定部や出力選択部か不要とな
り、回路数や配線数か減少し、回路構成の簡易化並ひに
装置のコスト軽減を実現できる等、発明目的を達成した
顕著な効果を奏する。

〈実施例の説明〉第１図は本発明にかかるゴールド符号発生器の回路ブロ
ック図であり、また第２図はその具体回路構成例を示す
。

図示例において、一対の各符号発生部ＩＡ。

ＩＢは、複数個のフリップ・フロップ２１〜２７を順次
結合して成る多段シフトレジスタ２と、多段シフトレジ
スタ２における各段出力の論理結合を初段フリソゲ・フ
ロッグ２１へ帰還させる帰還論理回路３とを組み合わせ
て構成される。

本発明では、各符号発生部Ｉ　Ａ　、　Ｉ　Ｂにおいて
、シフトレジスタ２への帰還入力部に符号取出し部４Ａ
、４Ｂを設定して、シフトレジスタの段数ｎに応じた符
号長（２−１）のＭ系列符号を取り出し、これら符号を
符号合成部５にて合成して、ゴールド符号を生成してい
る。前記帰還論理回路３は、シフトレジスタ２の各段出
力を入力−するゲート回路３１〜３７と、各ゲート出力
と後段からの論理結合出力とを入力する排他的論理和回
路４１〜・４６とから構成され、前記の各ゲート回路３
１〜３７は後記する帰還値設定部８によってその開閉状
態が設定される。

クロック供給部６は、水晶発振器（図示せず）が出力す
る所定周波数（例えは３２ＭＨｚ　）のクロックをゲル
ト回路６１Ａ、　６１　Ｂを介して各シフトレジスタ２
の各フリップ・フロップ２１〜２７へ供給する。前記ゲ
ート回路６１Ａ、６１１３はラッチ回路６２．６３によ
り開閉制御され、各ランチ回路６２．６３のランデ動作
（図示例てはテークバス１〕ｏの内容をラッチする）は
スター１〜伯号１．およびストップ信号Ｉ２により制御
される。

初期値設定部７は、各符号発生部Ｉ　Ａ　＋’　１．　
Ｈにおりる各フリップ・フロップ２１〜２７を直接初期
設定するだめの回路であり、初期セラ１−信号１３てバ
ッファ７１Ａ、７２Ａおよび７１Ｂ。

７２■３を開き、テークバスＤｏ％Ｉ）６およびＤ８〜
Ｉ）１４の内容を各符号発生部１．　Ａ　、　ｌ　Ｂの
フリソゲ・クロック２１〜２７へ出力する。

帰還値設定部８は、前記帰還論理回路３の演算の仕組み
、換言ずれはシフトレジスタ２における各段出力の論理
結合状態を設定するための回路であり、帰還タップ信号
■４でデータバスＤＯ”’−Ｄ６の内容をラッチ回路８
１Ａに、またデータバスＤ８〜ＤＩ４の内容をラッチ回
路８１Ｂに夫々セットし、各ラッチデータの内容に基づ
き各符号発生部ｌＡ、ｌＢにおける各ゲート回路３１〜
３７の開閉状態を決定する。

上記回路各部の動作はコンピュータを含む主制御部９に
よって制御され、この主制御部９は前記各信号Ｘｌ、、
、Ｘ４を出力して、Ｍ系列符号の発生およびゴールド符
号の合成処理を実行する。

今仮りにデータバスＤｏおよびＤ８が論理「１」、他の
データバスＤ１〜Ｄ６およびＤ９〜ｌ）、４か論理「０
」のとき、初期セット信号Ｉ３によりバッファ７１Ａ、
７２Ａおよび７１１３　、７２１木のゲートが開かれる
と、各符号発生部ｌ　Ａ　、　Ｉ　Ｂのシフトレジスタ
２は夫々データバスＤｏ、−，，Ｄ６およびＤ８〜Ｄ１
４のデータ内容に基づき初期設定され、フリップ・フロ
ップ２１か論理「１」、他のフリップ・フロップ２２〜
２７が論理ｒＯＪの９出力となる。

つきに帰還タップ信号Ｉ４によりデータバスＤｏ−Ｄｏ
のデータ内容をラッチ回路８１．　Ａに、データバスＤ
８〜Ｄ１４のデータ内容をう・ンチ回路８１Ｂに夫々セ
ットする。夫々ラッチデータは異なった値が採択され、
例えはラッチ回路８１Ａに、データバスＩ）０．　Ｄ５
が論理「１」、データバスＤ１〜Ｄ４．　Ｄｏが論理「
０」となるデータ内容をラッチし、一方ラッチ回路８１
Ｂに、データバスｌ）８　＋　”９　）　Ｉ）＋２　’
＋　ＤＩ３が論理１”ｌｊ、データバス■）１０　＋　
１）＋１　＋　ＤＩ４が論理「０」となるデータ内容を
ラッチしたと仮定すると、符号発生部ＩＡではゲート回
路３１．３６が「ゲート開」、ゲート回路３２〜３５．
３７か「ゲート開」に、また勾号発生部ＩＢではゲート
回路３１　、３２゜３５．３６か「ゲート開」、ゲート
回路３３゜３４．３７か「ゲート開」に夫々回路設定さ
れる。

かくして」−記状態でスタート信号１１が送出され、デ
ータバスＤｏの論理「１」のデータがラッチ回路６２に
セットされると、つぎのラッチ回路６３かセットされて
ゲート回路６１Ａ、６１Ｂが開放される。これによりク
ロックが各符号発生部ＩＡ、ＩＢの各フリップ・フロッ
プ２１〜２７へ一斉に供給され、各符号取出し部４Ａ。

４Ｂから異なったＭ系列符号が取り出され、更にこれら
Ｍ系列符号は符号合成回路５にて合成されて、ゴールド
符号が生成される。

尚上記符号取出し部４Ａ、４Ｂより取り出されるＭ系列
符号は、従来多段シフトレジスタの最終出力段より取り
出されるＭ系列符号より位相がずれ、従ってゴールド符
号についても同様の位相ずれが生じる。例えは符号取出
し部４Ａから取り出されるＭ系列符号はｒ　１１１１．
１．０１０］０１１００１１０１１１　・・・」となり
、一方従来方式では初期設定状態から開始するｒ　００
０００１１１１１０１０１０１１００１１０１１１・・
・」の配列となり、両者間に６ビツトの位相ずれが生す
るが、この種位相ずれは必要に応じてプログラムにて容
易に補正し得る。

かくして符号発生を停止させるには、ストップ信号■２
により、ラッチ回路６２．６３を介してゲート回路６１
Ａ、６１Ｂを閉し、各符号発生部１Δ、ｌＢのシフトレ
ジスタ２に対するクロックの供給を停止させる。また符
号長の切替えは、帰還値設定部８においてラッチするデ
ータ内容を変更することにより容易に実現できるもので
ある。

【図面の簡単な説明】

第１図は本発明にかかるゴールド符号発生器のブロック
図、第２図はその具体回路構成例を示す電気配線図、第
３図は従来例のブロック図である。１Δ、ＩＩ３・・・符号発生部２　多段シフトレジスタ３・・　帰還論理回路４Ａ、４Ｂ−−・・徊号取出し部５・　符号合成部六／蔵爪−３図

Claims

【特許請求の範囲】

多段シフトレジスタと帰還論理回路とを含むさ共に多段
シフトレジスタへの帰還入力部にＭ系列符号の取出し部
を設定した一対の符号発生部と、各符号発生部の符号出
力を合成してコールド符号を生成する符号合成部とから
成るゴールド符号発生器。