JPS60175411A - 半導体薄膜の製造方法及びその製造装置 - Google Patents
半導体薄膜の製造方法及びその製造装置Info
- Publication number
- JPS60175411A JPS60175411A JP59030195A JP3019584A JPS60175411A JP S60175411 A JPS60175411 A JP S60175411A JP 59030195 A JP59030195 A JP 59030195A JP 3019584 A JP3019584 A JP 3019584A JP S60175411 A JPS60175411 A JP S60175411A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- cvd method
- glow discharge
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、シリコンやゲルマニウム等のごとき半導体の
薄膜を製造するだめの製造方法及びその装置に関する。
薄膜を製造するだめの製造方法及びその装置に関する。
特に、グロー放電ＣＶＤ法の欠点であるヌ／−、Ｏツク
による不純物混入を避けることができる薄膜形成方法及
びその製造方法に関する。
による不純物混入を避けることができる薄膜形成方法及
びその製造方法に関する。
従来の薄膜形成技術においては、基板上へ例えばシリコ
ンを気相成長させる手段として、プラズマ励起によって
、シラン系のガスから、結晶または、アモルファス状の
シリコン薄膜を製造するグローＣＶＤ法が用いられてき
た。しかし、この方法では、荷電粒子によるス・やツタ
現象が反応室内壁等で起こり、接合形成時に不純物が混
入するという問題が避けられない。この対策として、多
室構造の成膜装置を用い、ｐ、ｉ、ｎ各層を別室で成膜
する方法が考案され、これによれは不純物の他層への混
入はある程度防ぐことが可能となっている。
ンを気相成長させる手段として、プラズマ励起によって
、シラン系のガスから、結晶または、アモルファス状の
シリコン薄膜を製造するグローＣＶＤ法が用いられてき
た。しかし、この方法では、荷電粒子によるス・やツタ
現象が反応室内壁等で起こり、接合形成時に不純物が混
入するという問題が避けられない。この対策として、多
室構造の成膜装置を用い、ｐ、ｉ、ｎ各層を別室で成膜
する方法が考案され、これによれは不純物の他層への混
入はある程度防ぐことが可能となっている。
ところで、グロー族＠、 ＣＶ Ｄ法において、原価低
力・ルのためには、成膜速度の大幅な向上が強く要求さ
れる。成膜速度を上げるためには、放電の際の投入電力
を大きくする必要がある。ところがこのように投入電力
を大きくすると、スパッタ現象が顕著になる。従ってか
かる場合には不純物混入を避けるため多室構造の装置を
用いても、結局基板上に形成された膜自体がヌノｌツタ
され、原理的に不純物の他層への隼人が避けられない。
力・ルのためには、成膜速度の大幅な向上が強く要求さ
れる。成膜速度を上げるためには、放電の際の投入電力
を大きくする必要がある。ところがこのように投入電力
を大きくすると、スパッタ現象が顕著になる。従ってか
かる場合には不純物混入を避けるため多室構造の装置を
用いても、結局基板上に形成された膜自体がヌノｌツタ
され、原理的に不純物の他層への隼人が避けられない。
そこで、最近、荷電粒子の関与しない成膜方法として、
元ＣＶＤ法が注目されるようになった。
元ＣＶＤ法が注目されるようになった。
だがこの方法では、実用性のある膜特性を得るためには
、元でけ成膜連凧が遅く、スルーグツドが上がらない点
が問題であった。
、元でけ成膜連凧が遅く、スルーグツドが上がらない点
が問題であった。
本発明の目的は以上述べてきた従来の成膜技術の欠点を
なくシ、実用性にすぐれると共に不純物制御にすぐれた
半導体薄膜及びその製造装置を提供することにある。
なくシ、実用性にすぐれると共に不純物制御にすぐれた
半導体薄膜及びその製造装置を提供することにある。
〔発明の概要〕
本発明の半導体＃Ｆｋ＃造方＄１＝１、アモルファス半
導体のｐｉｎ接合形成において、各層の成膜開始時に光
をエネルギー源とするＣＶＤ法で界面部分を形成し、残
りをグロー放’１ｌｉｃＶＤ法で成膜することを特徴と
するものである。このように界面部分を元ＣＶＤ法で形
成する結果、荷電粒子が関与せずに界面部分を形成でき
ることになり、従って投入電力を大きくしてもス・やツ
タ現象は起こらず、他層への不純物混入を避けることが
できる。
導体のｐｉｎ接合形成において、各層の成膜開始時に光
をエネルギー源とするＣＶＤ法で界面部分を形成し、残
りをグロー放’１ｌｉｃＶＤ法で成膜することを特徴と
するものである。このように界面部分を元ＣＶＤ法で形
成する結果、荷電粒子が関与せずに界面部分を形成でき
ることになり、従って投入電力を大きくしてもス・やツ
タ現象は起こらず、他層への不純物混入を避けることが
できる。
かつ、界面部分以外はグロー放電ＣＶＤで形成するが、
この部分では不純物混入の問題は起こらず、しかも成膜
速度が速いので、全体として充分実用的な成膜速度が得
られる。
この部分では不純物混入の問題は起こらず、しかも成膜
速度が速いので、全体として充分実用的な成膜速度が得
られる。
本発明を具体化して実施するに当っては、原料ガスとし
て、例えば５ｔｎＨ２ｎ、、 （ｎ ＝ １〜５ ）で
示される水素化ケイ素またはこれらのハロダン化物。
て、例えば５ｔｎＨ２ｎ、、 （ｎ ＝ １〜５ ）で
示される水素化ケイ素またはこれらのハロダン化物。
ゲルマニウム化合物、またはこれらガスを１種以上含む
ガス等を用いることができる。ガスの光分解方法として
は、２００ｍｍ以下の紫外光を用いた直接励起による方
法や、水銀その他の光増感剤を用いる間接励起法がある
が、どちらの方法でもよい。
ガス等を用いることができる。ガスの光分解方法として
は、２００ｍｍ以下の紫外光を用いた直接励起による方
法や、水銀その他の光増感剤を用いる間接励起法がある
が、どちらの方法でもよい。
接合の形成法は、まず第一層をグロー放電ＣＶＤ法で成
膜１〜、次に第二層の初めを元ＣＶＤ法で成模し、残り
をグロー放電法で成膜する態様を採ることができる。こ
の場合、元ＣＶＤ法で形成する膜は第一層をスノｅツタ
から保護し、第一層の不純物の第二層への混入を防げれ
ばよく、従ってブＩｄＣＶ［）法によるものの膜厚は１
００″Ａ以上あれば充分である。
膜１〜、次に第二層の初めを元ＣＶＤ法で成模し、残り
をグロー放電法で成膜する態様を採ることができる。こ
の場合、元ＣＶＤ法で形成する膜は第一層をスノｅツタ
から保護し、第一層の不純物の第二層への混入を防げれ
ばよく、従ってブＩｄＣＶ［）法によるものの膜厚は１
００″Ａ以上あれば充分である。
また、本発明の半導体薄膜和造装置は、グロー放電ＣＶ
Ｄ法によって半導体薄膜が形成可能な反応容器と、この
反応容器の壁部に設けられた紫外元通過用窓と、この窓
を通じて紫外光を照射すべく設置された紫外光源及び反
射鏡より構成する。
Ｄ法によって半導体薄膜が形成可能な反応容器と、この
反応容器の壁部に設けられた紫外元通過用窓と、この窓
を通じて紫外光を照射すべく設置された紫外光源及び反
射鏡より構成する。
具体的に実施する場合、反応容器は、グロー放電の電極
と基板を固定する台、原料の導入口、排気口を有するも
のであればよい。また反応容器に設けられた窓はガスの
分解反応に必要な紫外ｍを通過させるものであればよく
、その材質としては例えは、石英２合成石英、フッ化リ
チウム、フッ化マグネシウムなどが繕げられる７膏ｆｆ
１）Ｉ、丁は一低圧水鉋灯、高圧水銀灯、キセノン水鉗
灯＋ Ｄ２ランプなど、原料ガス欠直接あるいは間接的
に励起分解できるものであればよい。さらに紫外線ケ効
率よく基板表面に導くために、必要に応じて反応容器の
内外に反射鏡を設けることが＝ｊ能である。
と基板を固定する台、原料の導入口、排気口を有するも
のであればよい。また反応容器に設けられた窓はガスの
分解反応に必要な紫外ｍを通過させるものであればよく
、その材質としては例えは、石英２合成石英、フッ化リ
チウム、フッ化マグネシウムなどが繕げられる７膏ｆｆ
１）Ｉ、丁は一低圧水鉋灯、高圧水銀灯、キセノン水鉗
灯＋ Ｄ２ランプなど、原料ガス欠直接あるいは間接的
に励起分解できるものであればよい。さらに紫外線ケ効
率よく基板表面に導くために、必要に応じて反応容器の
内外に反射鏡を設けることが＝ｊ能である。
以下、図面により、本発明の実施例のうち数例について
説明する。
説明する。
実施例１
本発明ケ適用した半導体薄ｐｓ製造装置の一例を第１図
及び＠２図に示す。第１図は装置の基本構成を、第２図
は各成膜室の断面の模式図を示す。
及び＠２図に示す。第１図は装置の基本構成を、第２図
は各成膜室の断面の模式図を示す。
第１図の如く、この装置は、試料ＲＩＡｌ整室１と、基
板を搬送する搬送室２と、各層成膜室つまりｐ ／−成
膜室３．ｉ層成膜室４．ｎＩ＠成牌室５とより構成され
ている。各成膜室の給進は、第２図に断面図で示す↓５
になっている。即ちこの成膜室３゜４または５け、グロ
ー放電用″１ｉＮｆｔ６によって半椅体′＃ｉ膜が形成
可能な反応容器７と、この反応容器７の壁部に設けられ
た紫外元通過用窓８と、この窓８を通じて紫外光を照射
すべく設置された紫外光源９とで構成される。この構成
であるから、紫外光をエネルギー源とするＣＶＤ法で界
面部分を成膜し、その他の部分をグロー放電ＣＶＤ法で
成膜することが可能である。
板を搬送する搬送室２と、各層成膜室つまりｐ ／−成
膜室３．ｉ層成膜室４．ｎＩ＠成牌室５とより構成され
ている。各成膜室の給進は、第２図に断面図で示す↓５
になっている。即ちこの成膜室３゜４または５け、グロ
ー放電用″１ｉＮｆｔ６によって半椅体′＃ｉ膜が形成
可能な反応容器７と、この反応容器７の壁部に設けられ
た紫外元通過用窓８と、この窓８を通じて紫外光を照射
すべく設置された紫外光源９とで構成される。この構成
であるから、紫外光をエネルギー源とするＣＶＤ法で界
面部分を成膜し、その他の部分をグロー放電ＣＶＤ法で
成膜することが可能である。
更に詳しく構成を述べれば、本例の真空反応器７は、排
気口１０．原料ガス導入口１１ケ有するとともに、該真
空反応器７内に前記したグロー放電のだめの電極６及び
基板１２を載せるための台１３を設けて構成される。更
にこの容器７の器壁に紫外線を透過する窓８をとりつけ
、紫外光源９たる紫外線ランプと紫外線反射鏡１４とを
窓８の外に設置した構造となっている。グロー族ｔは基
鈑を載せる台１３と知：ｔｆｉ６との間に高周波を印加
して行う。基板ケ載せる台１３にはヒーター１５がとり
つけてあり、これにより基板温度を制御できるようにな
っている。電極６は、その中に原料ガスを通すことがで
き、基板に対向する面に複数個の原料ガス噴出口６１ヲ
備λ−て、この噴出口６１より原料ガスを基板１２に吹
きつけるようになっている・また電極６の表面は鏡面に
研磨してあり、窓８を辿って入ってきた紫外線を反射し
、基板表面に集中させるだめの四面鐘としても機能して
いる。窓材としては合成石英板を用いた。また紫外光源
９として、低圧水銀灯を用いた。反射−１４は紫外光源
９乞その焦点においた放物面鎖であり、反応器１内に効
率よく紫外光を入射できるような設計になっている。
気口１０．原料ガス導入口１１ケ有するとともに、該真
空反応器７内に前記したグロー放電のだめの電極６及び
基板１２を載せるための台１３を設けて構成される。更
にこの容器７の器壁に紫外線を透過する窓８をとりつけ
、紫外光源９たる紫外線ランプと紫外線反射鏡１４とを
窓８の外に設置した構造となっている。グロー族ｔは基
鈑を載せる台１３と知：ｔｆｉ６との間に高周波を印加
して行う。基板ケ載せる台１３にはヒーター１５がとり
つけてあり、これにより基板温度を制御できるようにな
っている。電極６は、その中に原料ガスを通すことがで
き、基板に対向する面に複数個の原料ガス噴出口６１ヲ
備λ−て、この噴出口６１より原料ガスを基板１２に吹
きつけるようになっている・また電極６の表面は鏡面に
研磨してあり、窓８を辿って入ってきた紫外線を反射し
、基板表面に集中させるだめの四面鐘としても機能して
いる。窓材としては合成石英板を用いた。また紫外光源
９として、低圧水銀灯を用いた。反射−１４は紫外光源
９乞その焦点においた放物面鎖であり、反応器１内に効
率よく紫外光を入射できるような設計になっている。
上記構成から成る各成膜室３，４．５は、第１図に示す
ように、各室がダートバルブで仕切られ、それぞれ真空
排気設備を有している。試料調整室ｌには試料をのせる
台が設けられている。搬送室２には基板を１枚ずつ搬送
するだめのマニピュレータ１６が備えられている。図中
６は￥８：極、１３は試料台で、これは第２図を用いて
すでに説明した。
ように、各室がダートバルブで仕切られ、それぞれ真空
排気設備を有している。試料調整室ｌには試料をのせる
台が設けられている。搬送室２には基板を１枚ずつ搬送
するだめのマニピュレータ１６が備えられている。図中
６は￥８：極、１３は試料台で、これは第２図を用いて
すでに説明した。
この装置を用いて作成したａ−８Ｉ太陽電池の構造を第
３図に示す。第３図中、符云■はガラス板、■はＩＴＯ
Ｊ＠、■は５ｎＯｚｌｉｉ、■は１層、■、■は１層、
Ｖｌｌはｎ層、■はアルミニウム協５極である。この太
陽電池は、以下の手順で製造した。まずＩＴＯ［１（１
５（ＪυＡ） ＋ ｂｎ０２層厘（！ｂ（Ｊ（ＪＡ）
ＹつＶ′ｒたカラス板］を基板とし、その上にｐ層ＩＶ
（１００〜１５０人）を紫外線１埠射下にグロー放１
Ｍ、ＣＶＤ法でつけ、次に元ＣＶＤ法により１層■を約
１００人つげた。その上に紫外線照射下にグロー放電Ｃ
ＶＤ法で３０００〜５０００人のｉ層■及びｉ層■１を
つけ、最後にアルミニウム電極■を蒸着して、太陽電池
を作成した。太陽電池の面積は１ ｃａであった。この
場合の成膜条件を第１表に示す。また得られた太陽電池
の性能を第２表に示す。これと同条件で紫外線照射をし
ないで、従って光ＣＶＤ法による１層Ｖｔ入れずに作成
したａ−８ｉ太陽電池（比較例１）の性能も・比較のた
めこの第２表に示す。実施例１と比較例１ヶ較べると、
本発明を適用したものの方がその太陽電池の短絡電流値
と曲線因子の値が改善されている。これＩｄ−ｐ−ｉ接
合が改善され、漏れ電流が小さくなったためと考えられ
る。
３図に示す。第３図中、符云■はガラス板、■はＩＴＯ
Ｊ＠、■は５ｎＯｚｌｉｉ、■は１層、■、■は１層、
Ｖｌｌはｎ層、■はアルミニウム協５極である。この太
陽電池は、以下の手順で製造した。まずＩＴＯ［１（１
５（ＪυＡ） ＋ ｂｎ０２層厘（！ｂ（Ｊ（ＪＡ）
ＹつＶ′ｒたカラス板］を基板とし、その上にｐ層ＩＶ
（１００〜１５０人）を紫外線１埠射下にグロー放１
Ｍ、ＣＶＤ法でつけ、次に元ＣＶＤ法により１層■を約
１００人つげた。その上に紫外線照射下にグロー放電Ｃ
ＶＤ法で３０００〜５０００人のｉ層■及びｉ層■１を
つけ、最後にアルミニウム電極■を蒸着して、太陽電池
を作成した。太陽電池の面積は１ ｃａであった。この
場合の成膜条件を第１表に示す。また得られた太陽電池
の性能を第２表に示す。これと同条件で紫外線照射をし
ないで、従って光ＣＶＤ法による１層Ｖｔ入れずに作成
したａ−８ｉ太陽電池（比較例１）の性能も・比較のた
めこの第２表に示す。実施例１と比較例１ヶ較べると、
本発明を適用したものの方がその太陽電池の短絡電流値
と曲線因子の値が改善されている。これＩｄ−ｐ−ｉ接
合が改善され、漏れ電流が小さくなったためと考えられ
る。
第 １ 表
＊１３．５ＭＨｚの高周波を使用
実施例２〜８、比較例２〜８゜
実施例２〜８、比較例２〜８も同様に第２表に示す。実
施例２〜４は、実施例１と同じ装置を用い、ｉ層成脱時
の投入電力を変化させ、他は同条件でａ−８ｔ太陽電池
を作成したもので、比較例２〜４は対応する実施例と同
条件で、紫外線を照射せず、光ＣＶＤ法によるｉ層Ｖを
入れずにａ−８ｉ太陽電池を作成した場合である。
施例２〜４は、実施例１と同じ装置を用い、ｉ層成脱時
の投入電力を変化させ、他は同条件でａ−８ｔ太陽電池
を作成したもので、比較例２〜４は対応する実施例と同
条件で、紫外線を照射せず、光ＣＶＤ法によるｉ層Ｖを
入れずにａ−８ｉ太陽電池を作成した場合である。
実施例５〜８はジシランを原料としてｉ層を成膜した場
合についてｉ層成脱時の投入電力を変化させて太陽電池
を作成したものであり、比較例５〜８は同じくｉ層にジ
シランを用いて対応する実施例と同条件で、紫外線を照
射せず、光ＣＶＤ法によるｉ層Ｖを入れずにａ−８４太
陽電池を作成した場合である。第３表に実施例５〜８の
場合のｉ層成脱時の諸条件を示す。ｐ層、１層について
は実施例１と同じ条件で成膜した。
合についてｉ層成脱時の投入電力を変化させて太陽電池
を作成したものであり、比較例５〜８は同じくｉ層にジ
シランを用いて対応する実施例と同条件で、紫外線を照
射せず、光ＣＶＤ法によるｉ層Ｖを入れずにａ−８４太
陽電池を作成した場合である。第３表に実施例５〜８の
場合のｉ層成脱時の諸条件を示す。ｐ層、１層について
は実施例１と同じ条件で成膜した。
第 ３ 表
第２表よりいずれの場合においても本発明に従うものは
短絡電流１曲線因子の値が改善されており、特に１層成
膜時の投入電力が大きい場合により有効であることがわ
かる。なお比較例５の場合、この条件では投入電力が小
さくてｉ層成脱時にグロー放電：がおこらず成膜できな
かった。このことは紫外線の照射がグロー放電をおこり
やすくする効果を持っていることを示している。
短絡電流１曲線因子の値が改善されており、特に１層成
膜時の投入電力が大きい場合により有効であることがわ
かる。なお比較例５の場合、この条件では投入電力が小
さくてｉ層成脱時にグロー放電：がおこらず成膜できな
かった。このことは紫外線の照射がグロー放電をおこり
やすくする効果を持っていることを示している。
上述したように本発明によれば、グロー放電ＣＶＤ法に
よる半導体肋膜の接合形成において、先につけた膜を傷
つけずに、またあとからつける膜を先につけた膜の成分
で汚染することなく成膜することができるので、不純物
分布がよく制御され、すぐれ次ダイオード特性を有する
接合形成を作ることに効果がある。
よる半導体肋膜の接合形成において、先につけた膜を傷
つけずに、またあとからつける膜を先につけた膜の成分
で汚染することなく成膜することができるので、不純物
分布がよく制御され、すぐれ次ダイオード特性を有する
接合形成を作ることに効果がある。
また、本発明によるグロー放電中の紫外線照射は、グロ
ー放電系内に、イオン化しやすい光励起種を生じさせる
ので、グロー放電の開始を円滑にし、また低い投入電力
での放電を安定化させる効果がある。
ー放電系内に、イオン化しやすい光励起種を生じさせる
ので、グロー放電の開始を円滑にし、また低い投入電力
での放電を安定化させる効果がある。
なお、当然ではあるが、本発明は上記した実施例にのみ
限定されるものではない。
限定されるものではない。
第１図は本発明の一実施例に係る半導体薄膜形成装置の
平面概略図であり、第２図は第１図の装置における成膜
室の断面図である。第３図は本発明を適用して作成した
太陽電池の一例を示す断面図である（図示の明瞭のため
ハツチングは省略した）。 １・・・試料調整室、２・・・搬送室、３・・・ｐ層成
膜室、４・・・ｎ層成膜室、５・・・ｎ層成膜室、６・
・・グロー放電用電極、６１・・・原料ガス噴出口、７
・・・真空反応器、８・・・窓、９・・・紫外光源（紫
外線ランプ）、ｌＯ・・・排気口、１１・・・原料ガス
導入口、１２・・・基板、１３・・・試料台、１４・・
・反射鏡、１５・・・ヒーター、１６・・・マニピユレ
ータ 。 １・・・ガラス基板、■・・・ＩＴＯ層、璽・・・５ｎ
０２層、■・・・ｐ層、Ｖ・・・元ＣＶＤ法による１層
、■・・・グロー放ｔＣｖＤ法による１層、■１・・・
ｎ層、■・・・アルミニウム電極。 代理人弁理士 秋 本 正 実 第１図
平面概略図であり、第２図は第１図の装置における成膜
室の断面図である。第３図は本発明を適用して作成した
太陽電池の一例を示す断面図である（図示の明瞭のため
ハツチングは省略した）。 １・・・試料調整室、２・・・搬送室、３・・・ｐ層成
膜室、４・・・ｎ層成膜室、５・・・ｎ層成膜室、６・
・・グロー放電用電極、６１・・・原料ガス噴出口、７
・・・真空反応器、８・・・窓、９・・・紫外光源（紫
外線ランプ）、ｌＯ・・・排気口、１１・・・原料ガス
導入口、１２・・・基板、１３・・・試料台、１４・・
・反射鏡、１５・・・ヒーター、１６・・・マニピユレ
ータ 。 １・・・ガラス基板、■・・・ＩＴＯ層、璽・・・５ｎ
０２層、■・・・ｐ層、Ｖ・・・元ＣＶＤ法による１層
、■・・・グロー放ｔＣｖＤ法による１層、■１・・・
ｎ層、■・・・アルミニウム電極。 代理人弁理士 秋 本 正 実 第１図
Claims (1)
- 【特許請求の範囲】 １、ｐ、ｉ、ｎ各層を成膜してアモルファス半導体薄膜
ヲ形成する半導体薄膜の製造方法において、そのｐｉｎ
接合形成に際し、電極上にｐまだはｎ層を成膜する場合
、ｐまたはｎ層上Ｋｉ層を成膜する場合及び１層上にｐ
またはｎ層を成膜する場合の少なくともいずれかの場合
に、紫外ｉ’ｖエネルギー源とするＣＶＤ法で界面部分
を成膜し、その後グロー放電ＣＶＤ法で必要な膜厚まで
成膜することを特徴とする半導体薄膜製造方法。 ２、半導体薄膜の製造方法において、グロー放ｍＣＶＤ
法によって半導体？１ｋが形成可能な反応容器と、この
反応容器の壁部に設けられた紫外光通過用窓と、この窓
を通じて紫外元乞照射すべく設置された紫外光源とを倫
えて構成されたことを特徴とする半導体薄膜製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030195A JPS60175411A (ja) | 1984-02-22 | 1984-02-22 | 半導体薄膜の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030195A JPS60175411A (ja) | 1984-02-22 | 1984-02-22 | 半導体薄膜の製造方法及びその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175411A true JPS60175411A (ja) | 1985-09-09 |
Family
ID=12296967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030195A Pending JPS60175411A (ja) | 1984-02-22 | 1984-02-22 | 半導体薄膜の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175411A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171168A (ja) * | 1986-01-24 | 1987-07-28 | Mitsui Toatsu Chem Inc | 光電変換素子 |
| JPS6455827A (en) * | 1987-08-27 | 1989-03-02 | Chlorine Eng Corp Ltd | Device for removal of resist film |
| JPH022605A (ja) * | 1987-12-23 | 1990-01-08 | Texas Instr Inc <Ti> | 自動化フォトリソグラフィック・ワーク・セル |
| JPH0338051A (ja) * | 1989-06-29 | 1991-02-19 | Applied Materials Inc | 半導体ウェーハのハンドリング方法及び装置 |
| JPH03505946A (ja) * | 1988-06-17 | 1991-12-19 | アドヴァンスド、セミコンダクター・マテリアルズ・アメリカ・インコーポレーテッド | ベルヌーイのピックアップを備えるウエーハ取り扱いシステム |
| JPH04226049A (ja) * | 1985-10-24 | 1992-08-14 | Texas Instr Inc <Ti> | ウェーハ処理モジュールとウェーハ処理方法 |
| JPH06268045A (ja) * | 1985-10-24 | 1994-09-22 | Texas Instr Inc <Ti> | 集積回路の製造方法 |
| JPH08227930A (ja) * | 1988-02-12 | 1996-09-03 | Tokyo Electron Ltd | 製造装置及び製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124229A (en) * | 1980-03-05 | 1981-09-29 | Matsushita Electric Ind Co Ltd | Manufacture of thin film |
| JPS5823434A (ja) * | 1981-08-04 | 1983-02-12 | Kanegafuchi Chem Ind Co Ltd | アモルフアスシリコン系半導体 |
-
1984
- 1984-02-22 JP JP59030195A patent/JPS60175411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124229A (en) * | 1980-03-05 | 1981-09-29 | Matsushita Electric Ind Co Ltd | Manufacture of thin film |
| JPS5823434A (ja) * | 1981-08-04 | 1983-02-12 | Kanegafuchi Chem Ind Co Ltd | アモルフアスシリコン系半導体 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04226049A (ja) * | 1985-10-24 | 1992-08-14 | Texas Instr Inc <Ti> | ウェーハ処理モジュールとウェーハ処理方法 |
| JPH06268045A (ja) * | 1985-10-24 | 1994-09-22 | Texas Instr Inc <Ti> | 集積回路の製造方法 |
| JPS62171168A (ja) * | 1986-01-24 | 1987-07-28 | Mitsui Toatsu Chem Inc | 光電変換素子 |
| JPS6455827A (en) * | 1987-08-27 | 1989-03-02 | Chlorine Eng Corp Ltd | Device for removal of resist film |
| JPH022605A (ja) * | 1987-12-23 | 1990-01-08 | Texas Instr Inc <Ti> | 自動化フォトリソグラフィック・ワーク・セル |
| JPH08227930A (ja) * | 1988-02-12 | 1996-09-03 | Tokyo Electron Ltd | 製造装置及び製造方法 |
| JPH03505946A (ja) * | 1988-06-17 | 1991-12-19 | アドヴァンスド、セミコンダクター・マテリアルズ・アメリカ・インコーポレーテッド | ベルヌーイのピックアップを備えるウエーハ取り扱いシステム |
| JPH0338051A (ja) * | 1989-06-29 | 1991-02-19 | Applied Materials Inc | 半導体ウェーハのハンドリング方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0154561A2 (en) | Improved apparatus and method for laser-induced chemical vapor deposition | |
| CA1323528C (en) | Method for preparation of multi-layer structure film | |
| JPS60175411A (ja) | 半導体薄膜の製造方法及びその製造装置 | |
| JPS60117712A (ja) | 薄膜形成方法 | |
| US5221643A (en) | Method for producing polycrystalline semiconductor material by plasma-induced vapor phase deposition using activated hydrogen | |
| JPS61216318A (ja) | 光ｃｖｄ装置 | |
| JP2608456B2 (ja) | 薄膜形成装置 | |
| JPS63317675A (ja) | プラズマ気相成長装置 | |
| JPH0298127A (ja) | 半導体薄膜の形成方法 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JPS62149116A (ja) | 薄膜積層超格子構造物の製造方法 | |
| JPS6064426A (ja) | 気相反応薄膜形成方法および装置 | |
| JP2562662B2 (ja) | アモルフアスシリコン膜の形成方法 | |
| JPH0252422A (ja) | 薄膜製造方法及び装置 | |
| JPH0499313A (ja) | アモルファスシリコン系薄膜及びその製造方法 | |
| JPS6041453B2 (ja) | 微結晶化非晶質シリコン膜の生成方法 | |
| JPS61222219A (ja) | 多層薄膜構造の製造方法 | |
| KR950008846B1 (ko) | 마이크로 웨이브를 이용한 비정질 실리콘 증착장치 | |
| JPS62180074A (ja) | プラズマｃｖｄ法による堆積膜形成方法 | |
| JPS6269511A (ja) | 半導体装置の製造方法 | |
| JPS63283119A (ja) | 非晶質半導体、非晶質半導体装置およびそれらの製法 | |
| JPH01212768A (ja) | 光化学気相成長法による堆積膜形成方法 | |
| JPS61196528A (ja) | 薄膜形成方法 | |
| JPS624869A (ja) | 光化学気相成長法による堆積膜の形成方法 | |
| JPS62188782A (ja) | 複数の電界を用いた化合物薄膜の製造方法と製造装置 |