JPS60172088A - キャラクタ拡大・縮小表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は表示寸法を拡大・縮小できる表示装置に関す
る。より特定的には、この発明は、たとえばＣＲＴディ
スプレイ等のようなラスク走査タイプのディスプレイを
用いて、表示される標体やテキストの寸法を拡大しまた
は縮小できる表示装置に関する。

（従来技術の説明） ディスプレイの画面上に表示された標体の寸法を変化さ
せる装置として、たとえば昭和５５年（１９８０）１１
月１７日付で出願公告された特公昭５５．、−４５２２
５号公報に開示される技術が知られている。この従来技
術は、ＶＣＯ＜電圧制御形発振器）を用い、ＣＰＵから
のデータに応してそのＶＣＯの発振周波数を変化させ、
その発振出力に同期してアドレスカウンタをインクリメ
ントするようにしている。したがって、ＶＣＯの発振周
波数が高くなればなるほど画面上に表示される標体が小
さくなる。逆に、ＶＣＯの発振周期が長くなれば、画面
上の１つのアドレスが選択される時間が長くなり、した
がって標体の大きさは太きくなる。このようにして、こ
の従来技術では、ＶＣＯの一発振周波数を変えることに
よって、表示される標体寸法を変化させている。このよ
うな技術は、たとえばビデオゲーム装置等に有利に利用
される。

しかしながら、上述の従来技術では、ｖＣＯのようなア
ナログ的な回路要素を用いるため、微妙な周波数の調整
が必要である。さらに、コンデンサを有する充放電回路
を含むため、そのコンデンサ等の定数の調整が難しいば
かりでなく、大規模集積回路（ＬＳＩ）として構成する
ことは困難であった。さらに、ｖＣＯの周波数の変化率
がそのまま拡大・縮小比率になっていて、そのＶＣＯの
周波数の変化率はあまり大きくないので、結果的に拡大
・縮小比率もあまり大きくすることができない。

上で引用した従来技術を大規模集積回路として構成する
ためにディジタル回路で構成することが考えられる。た
とえば、ＶＣＯに代えて基準発振器とプログラマブル分
周器とを用いてアドレスカウンタのためのクロック信号
を発生ずることが考えられる。すなわち、基準発振器の
出力をＣＩ）　Ｕからの分周比に従って分周することに
よって、上述の従来技術のものと同じように周期の異な
るカウント入力を得ることができる。しかしながら、本
件発明者等の計算したところでは、上述の構成で従来技
術と同等の性能を得るためには、基準発振器の′周波数
としては３　ＧＨｚにＪ、上が必要であるが、実際には
そのような発振器は容易に入手できない。また、プログ
ラマブル分周器もその応答速度が３２５ピコ秒程度の高
速のものが必要であるが、現実にはそのような高速動作
可能なプログラマブル分周器はない。したがって、引用
した従来波１才・テの考え方をそのまま利用してディジ
タル回路を構成することばできない。

（発明の目的） それゆえに、この発明の目的は、ディジタル化された、
表示寸法の拡大・縮小可能な表示装置を提供することで
ある。

この発明の他の目的は、拡大・縮小比率が比較的自由に
決められる、表示寸法の拡大・縮小が可能な表示装置を
提供することである。

（発明の概要） この発明は、簡単にいえば、アドレスに関連する初期値
データと拡大・縮小比率に相関する加算データとを順次
加算してたとえばキャラクタＲＯＭのようなメモリのた
めの表示アドレスデータを発生ずるようにした、表示寸
法の拡大・縮小が可能な表示装置である。

この発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。

（発明の効果） この発明は、アドレスに関連する初期値データと加算デ
ータとをたとえばＣＰＵから与え−１それをディジタル
的に加算して表示のためのアドレスデータを得るように
しているため、回路全体をディジタル化することができ
る。そのために、引用した従来技術のような微妙な調整
が不要となるばかりでなく、極めて容易に大規模集積回
路とじて構成することができる。さらに、与えられる加
算データを適当に選ぶごとによって、表示寸法の拡大あ
るいは縮小の比率すなわち表示寸法が自由に決められ、
引用した従来技術のようにたとえばＶＣＯのような他の
回路定数によって制限を受けることが殆どない。

（実施例の説明） 第１図はこの発明の一実施例を示すブロック図である。

この実施例の説明に先立って、ここで、この実施例の基
本的な考え方について簡単に説明する。

一般にビデオゲーム装置のためのディスプレイとしては
、Ｃ’ＲＴディスプレイのようなラスク走査タイプのも
のが用いられる。ＣＲＴディスプレイを用いる場合、１
画面は２５６Ｘ２５６ドソ１−の画素ないしビクセルに
分割される。したがって、１画面で、８×８ドツトから
なるキャラクタを３２Ｘ３２　（１０２４）　キャラク
タ表示することができる。そして、第１図に示ずような
キャラクタＲＯＭ１２およびバッファＲＡＭ１４を用い
る回路構成とした場合、バッファＲＡＭ１４は３２×３
２のアドレスを有する。そして、このバッファＲＡＭ１
４の１つのアドレスが１つの８×８ドツトのキャラクタ
に相当する。すなわち、バッファＲＡＭ１４のアドレス
はディスプレイの画面上の位置に対応している。画面上
の成る位置に成るキャラクタを表示したければ、相当す
るバッファＲＡＭ１４の１つのアドレスにキャラクタＲ
ＯＭ１２内にストアされているそのキャラクタのキャラ
クタ番号をストアする。そして、ディスプレイ上におい
て８回の水平走査が行なわれる間バッファＲＡＭ１４は
その１つのアドレスが指定され、その間各水平走査毎に
キャラクタＲＯＭから１ハイドずつ表示データとして読
め出される。

これに対して、この実施例では、ＣＲＴディスプレイの
ようなディスプレイを水平方向に１０２４ドツト、垂直
方向に２５６ドツトの画素に分割する。したがって、従
来の場合に比べて水平方向が４倍の数のドツトに分割さ
れる。一方、キャラクタＲＯＭ１２は、従来と同しよう
に、８×８ビツトに１つのキャラクタの表示データをス
トアしている。バッファＲＡＭ１４も従来と同じように
、３２×３２の容量を有し、それぞれのアドレスがディ
スプレイの画面上の位置に対応している。

そして、この実施例では、バッファＲＡＭ１４の水平ア
ドレスを５０ナノ秒毎に更新し、垂直アドレスを水平ブ
ランキング期間に４回垂直ブランキング期間に２回ずつ
更新するようにしている。したがって、バッファＲＡＭ
１４の水平アドレスが５０ナノ秒毎に従来と同じように
「１」だけインクリメントされるとすれば、ディスプレ
イの画面上に表示される水平方向の寸法は従来のものに
比べて１／４　（−２５６／１０２４）に縮小される。

一方垂直アドレスも１水平ブランキング期間に４回イン
クリメントされるのであるから、そのインクリメントが
従来と同じように「１」ずつであればディスプレイの画
面上の垂直方向の寸法もまた１／４となる。そこで、こ
の実施例では、垂直ズームアドレス発生器１６および水
平ズームアドレス発生器１８によって、バッファＲＡＭ
１４の垂直アドレスおよび水平アドレスを適当に設定す
ることによって、ディスプレイの画面上の垂直方向の走
査線の数および水平方向のドツト寸法を変化させるよう
にする。

第１図を参照して、ＣＰＵ２０は、たとえばマイクロプ
ロセッサあるいはマイクロコンピュータ等のディジタル
データ処理装置からなる。もし、この回路がビデオゲー
ム装置に利用されるならば、ＣＰＵ２０には、たとえば
ジョイスティックのような操作手段が接続される。ＣＰ
Ｕ２０は、そのような操作手段の操作に応じて、必要な
計算をしてデータバス２２によってランチ回路２４にデ
ータを与える。ＣＰＵ２０からラッチ回路２４に与えら
れるデータは、垂直セントデータ、水平セントデータお
よび加算データである。垂直セットデータおよび水平セ
ットデータは、それぞれ、第２図に示すようなディスプ
レイの画面上の垂直方向のスタートアドレスおよび水平
方向のスタートアドレスに相関する初期値データである
。ずなわち、ＣＰＵ２０は、このＣＰＵ２０に接続され
るジョイスティック等の操作手段（図示せず）の操作状
態に応じて、成るキャラクタないしピクチャをどの位置
に表示するかを決定し、それぞれのスタートアドレスを
決定する。このスタートアドレスに基づいて、ＣＰＵ２
０はセットデータを出力する。各回路２４からの垂直セ
ントデータは、９ビツトのデータとして垂直ズームアド
レス発生器１６に与えられ、加算データは１２ビツトの
データとしてランチ回路２４を介して垂直ズームアドレ
ス発生器１６および水平ズームアドレス発生器１８に与
えられる。水平セットデータが１２ビツトのデータとし
て水平ズームアドレス発生器１８に与えられる。なお、
この実施例では、垂直ズームアドレス発生器１６および
水平ズームアドレス発生器１８に与えられる加算データ
は同じものが与えられるようにしている。しかしながら
、これは垂直と水平とで異なるものを与えるようにして
もよいことは勿論である。そうすれば、一層変化に冨ん
だ画像を表示することができる。

垂直ズームアドレス発生器１６からの垂直アドレスは、
たとえば８ビツト（ただし、キャラクタＲＯＭ１２やバ
ッファＲＡＭ１４の容量に応じて変わる）のアドレスデ
ータとしてスイッチ回路２６の一方入力に与えられる。

この垂直アドレスの下位３ビツトはキャラクタＲＯＭ１
２の行（１ハイド）を指定するための信号としてこのキ
ャラクタＲＯＭ１２に与えられる。水平ズームアドレス
発生器１８からの水平アドレスは、８ビツト（ただし、
キャラクタＲＯＭ１２やバッファＲＡＭＩ４の容量に応
じて変わる）のアドレスデータとしてスイッチ回路２８
の一方入力に与えられる。この水平アドレスの下位３ビ
ツトは、遅延回路３０を通して、デコーダ３２の並列−
直列変換のアドレス指定データとしてこのデコーダ３２
に与えられる。このデコーダ３２は、データラッチ付の
８−１デコーダでありランチタイミング信号Ｌ１に応答
して、キャラクタＲＯＭ１２からの表示データをランチ
する。スイッチ回路２６および２８のそれぞれの他方入
力には、アドレスバス３４を介して、ＣＰＵ２０からの
アドレスデータが与えられる。これらスイッチ回路２６
および２８は、信号ＤＭＣ３（これは垂直ブランキング
期間中のＤＭ　Ａ　：　Ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　
ａｃｃｅｓｓ期間信号である）によって、入力Ａまたは
Ｂが切り換えられる。たとえば信号ＤＭ’Ｃ３が「０」
のとき人力ＡすなわちＣＰＵ２０からのアドレスデータ
がバッファＲＡＭ１４に与えられ、信号ＤＭＣ３が「１
」のときそれぞれのズームアドレス発生器１６および１
８からのアドレスデータがバッファＲＡＭ１４に与えら
れる。この信号ＤＭＣＳは、さらに、３状態ハソフア３
６の制御信号として与えられる。この３状態バツフア３
６には、データバス２２を介して、ＣＰＵ２０からデー
タが与えられ、このデータはバッファＲＡＭ１４の各ア
ドレスに対応する画面上の位置にキャラクタＲＯＭ１２
のどのキャラクタ番号のキャラクタを表示させるかを示
すものである。したがって垂直ブランキング期間中の信
号ＤＭＣ３が「０」のとき、バッファＲＡ　Ｍ　１４に
ば、３状態ハソフア３６を通して、ＣＰＵ２０からのキ
ャラクタ番号データが、スイッチ回路２６および２８を
それぞれ通して与えられるアドレスデータによって指定
されるアドレスに、書き込まれる。このときへソファＲ
ＡＭ１４のそのアドレスには、そのキャラクタ番号のキ
ャラクタを何色で表示させるかというカラーコードが併
せて書き込まれる。

バッファＲＡＭ１４からのカラーコード信号は８ビツト
の信号としてランチ回路３８に与えられる。このラッチ
回路３８は、ラッチタイミング信号Ｌ２に応答してカラ
ーコードをランチする。また、キャラクタＲＯＭ１２か
らの１バイトずつの表示データは、上述のように、デコ
ーダ３２に与えられる。したがって、このデコーダ３２
がらはビデオ信号が得られ、ランチ回路３８からはカラ
ー信号が得られる。これらビデオ信号およびカラー信号
によって、ＣＲＴディスプレイのようなラスク走査タイ
プのディスプレイ　（図示せず）が表示駆動される。

つぎに、第３図を参照して、垂直ズームアドレス発生器
１６について詳しく説明する。垂直ズームアドレス発生
器１６は、アドレスカウンタ１６１を含み、このアドレ
スカウンタ１６１はそのカウント入力ＩＮに与えられる
加算器１６２からのキャリ　（桁上げ信号）Ｃｎを受り
てインクリメントされる。アドレスカウンタ１６１には
、ランチ回路２４（第１図）からの垂直セットデータが
ピッｌ−並列で与えられ、それがこのアドレスカウンタ
１６１の初期値としてセントされる。アドレスカウンタ
１６１はｒ２５６Ｊをカウントするために９ピント構成
とされていて、その最上位ビットが垂直表示コントロー
ル信号として出力される。

アドレスカウンタ１６１の残りの８ビツトは垂直ズーム
アドレスとしてスイッチ回路２６　（第１図）に与えら
れる。アドレスカウンタ１６１の端子ＰＬには、う・７
チ回路１６３の端子Ｒと同しように、信号ＥＣが与えら
れる。信号ＥＣは、第４図に示すように、垂直ブランキ
ング期間（Ｖ　−Ｂ　Ｌ）に１回出力される信号である
。ラッチ回路１６３のトリガ入力には、信号ＣＮ　′ｒ
４　／　ＣＮ　Ｔ２が与えられる。この信号ＣＮＴ４は
第４図に示すように水平ブランキング期間（Ｈ−Ｂ　Ｌ
）の信号ＨＷＤの期間に４回出力されるパルス信号であ
り、信号ＣＮＴ２は上述の信号ＥＣの期間に２回出力さ
れるパルス信号である。なお、信号ＨＷ　Ｄは水平ブラ
ンキング期間に出力され約１．２マイクロ秒持続するウ
ィンドウパルスである。ランチ回路１６３は、このよう
なラッチトリガ信号ＣＮ　Ｔ　４／ＣＮＴ２に応答して
、加算器１６２からの加算値出力端子Σからのデータを
ラッチし、そのランチ出力Ｑは、再び加算器１６２の一
方人力Ｂに与えられる。そして、この加算器１６２の他
方人力Ａには、ラッチ回路２４　（第１図）からの加算
データが与えられる。これら加算器１６２およびラッチ
回路１６３は、それぞれ、１２ビツト構成とされている
。なお、ランチ回路１６３に第４図で示すような信号Ｃ
ＮＴ４／ＣＮＴ２を与え、加算器１６２において水平ブ
ランキング期間に４回、垂直ブランキング期間に２回加
算動作を行なわしめるのは、画面のドツト数の比が１０
２４／２５６でかつ飛越走査を行なっているためである
。

第２図に示すような「自動車」の絵をディスプレイ上に
表示させるために、垂直スター１−アドレスがたとえば
ｒｌｏＯＪであるとすると、アドレスカウンタ１６１の
初期値としての垂直上ノドデータとしては、アドレスカ
ウンタ１６１が「１００」カウントしてｒ２５６Ｊにな
るような数値１１５６」が与えられる。また、加算デー
タをたとえばｒＯ，２５Ｊとすると、加算器１６２ば、
４回カウント動作をしなげればキャリＣｎが出力されな
い。なぜなら、加算器１６２では、（０，２５＋Ｏ）、
（０，２５＋０．２５）、’　（０，５’＋０．２５）
、（０゜７５＋０．２５）、（１，０−１０，２５）、
・・・のような加算動作を行なうからである。したがっ
て、アドレスカウンタ１６１からの垂直ズームアドレス
は、加算データを「０．２５Ｊとした場合１水平ブラン
キング期間に「１」だけインクリメントされ１垂直ブラ
ンキング期間にｒＯ，５Ｊだけインクリメントされる。

従って、つぎの垂直走査期間では前の垂直走査期間に走
査した水平走査線の間にラスタが入るようないわゆる飛
越走査が行なわれる。１水平ブランキング期間に垂直ズ
ームアドレスがｒｌＪインクリメントされるということ
は、従来のものと同じであり、したがって加算データを
ｒＯ，２５Ｊとした場合はディスプレイの画面上に原寸
の大きさでピクチャないしキャラクタが表示される。も
し加算データをｒｏ、１５Ｊとすると、垂直ズームアド
レスは６水平ブランキング期間経過しなければ「１」イ
ンクリメントされず、したがって、ディスプレイ上では
、垂直方向のドツト寸法が１゜６倍されて表示される。

またもし加算データが「０．５」として与えられると、
垂直ズームアドレスは１水平ブランキング期間に「２」
インクリメントされることになり、結果的にバッファＲ
ＡＭ１４の水平走査が間引かれることになり、画面上の
ピクチャないしキャラクタサイズは０．５倍（＝１／２
）となる。したがって、加算データを適当に選ぶことに
よって、ディスプレイの画面上のピクチャないしキャラ
クタの垂直方向の寸法を縮小し、拡大し、原寸のまま表
示し得゛るのである。

より詳しく説明すると、垂直アドレスが１水平ブランキ
ング期間に「１」インクリメントされるということは、
バッファＲＡＭ１４の垂直アドレスが１水平走査毎に変
わるということであり、キャラクタＲＯＭ１２からの表
示データは、１水平走査毎に更新されていくことを意味
する。このような表示データの１水平走査毎の更新は従
来と同じであり、したがって垂直方向寸法が原寸のまま
となるのである。ところが、バッファＲＡＭ１４の垂直
アドレスが１水平ブランキング期間でも「１」未満しか
歩進されないとすれば、キャラクタＲＯＭ１２から１水
平走査期間以上に亘って同じ表示データが出力されるこ
とになり、このことは結果的に表示されるピクチャない
しキャラクタの垂直方向の寸法を拡大することになる。

逆に、バッファＲＡＭ１４の垂直アドレスが１水平ブラ
ンキング期間で「１」以上歩進されるということは、キ
ャラクタＲＯＭ１２からの表示データが飛び越された形
となる。このことは、ディスプレイ上に表示されたピク
チャないしキャラクタの垂直方向の寸法が圧縮ないし縮
小されたことを意味するつぎに、第５図を参照して、水
平ズームアドレス発生器１８について詳しく説明する。

この水平ズームアドレス発生器１８も、アドレスカウン
タ１８１を含み、このアドレスカウンタ１８１は「１０
２４Ｊまでカウントできるように１０ビツト構成とされ
ている。アドレスカウンタ１８１のカウント入力ＩＮに
は、加算器１８２からのキ中りＣｎが与えられる。アド
レスカウンタ１８１の上イ立２ビットすなわち９ビツト
目と１０ビツト目の出力はオア態様で取り出され、その
信号が水平表示コントロール信号として与えられる。ラ
ッチ回路１８３は１２ビツト構成とされラッチのトリガ
信号としてＴφを受ける。この信号Ｔφは５０ナノ秒（
＝５１．２マイクロ秒／ｌ　０２４）周期の信号である
。ラッチ回路１８３のラッチ出力Ｑは再び加算器１８２
の一方入力に与えられ、加算器１８２の他方入力にはラ
ンチ回路２４（第１図）からの加算データが与えられる
。加算器１８２の加算出力Σはランチ回路１８３に与え
られる。なお、アドレスカウンタ１８１には、その初期
値テークとして、ランチ回路２４からの水平セットデー
タが与えられ、アドレスカウンタ１８１の出力は水平ズ
ームアドレスとして、スイッヂ回路２８ヲ１ｆｆｌ　Ｌ
　でバッファＲＡＭ１４の水平アドレスとして与えられ
る。なお、アドレスカウンタ１８１の端子ＰＬおよびラ
ッチ回路１６３の端子Ｒには、水平ウィンドウパルスＨ
ＷＤが与えられ、■水平走査毎にこれら回路１８１，１
８３および１８４がリセットされる。

水平セットデータの小数点以下２ビツトのデータは、デ
コーダ１８４に与えられ、このデコーダ１８４の出力は
ランチ回路１８３の下位２ビツトのフリップフロップ１
８３ａのＲ／Ｓ入力に与えられる。たとえばデコーダ１
８４の２ピントがそれぞれ「１」であるとすれば、フリ
ップフロップ８３ａからは小数点以下２桁のｒＯ，７５
Ｊに相当するデータ「１１」が出力される。このように
、小数点以下２桁の数字を用いるのは、たとえば第６図
に示、すように、たとえば車の全体が画面に表示される
のではなくその一部がまず表示されついで段々全体が表
示されるようにするとき、スムーズな変化を得るためで
ある。なお、この例では小数点以下２ビツトを利用した
が、よりスムーズな変化を望めば、３ドツト以上が用い
られてもよい。

第２図に示すような「自動車」のピクチャを表・示する
とすれば、この場合の水平スタートアドレスはたとえば
ｒｌｏＯＪとなる。したがって、水平セットデータとし
ては、アドレスカウンタ１８１がｒｌ　ＯＯＪカウント
してリセットされ再びスタートするような数値ｒ９２４
Ｊを初期値データとして与える。そして、加算データと
してランチ回路２４（第１図）からたとえばｒｏ、２５
Ｊを与えるとすると、加算器１６２は５０ナノ秒毎の信
号Ｔφに応答して加算動作を行ない、２００ナノ秒毎に
キャリＣｎを出力する。したがって、アドレスカウンタ
１８１からの水平アドレスは２００ナノ秒毎に「１」イ
ンクリメントされる。このように、水平方向の１ドツト
が２００ナノ秒ということは従来の水平方向を２５６分
割した場合と同じ水平方向の寸法となる。なぜなら、５
１．２マイクロ秒／２５６＝２００ナノ秒だからである
。もし加算データがｒＯ，ＩＪとされれば、アドレスカ
ウンタ１８１からの水平アドレスは５００ナノ秒毎に「
１」インクリメントされることになり、このことは加算
データがｒｏ、２５Ｊの場合に比べて、水平方向の寸法
が２．５倍（−５００ナノ秒／２００ナノ秒）されるこ
とを意味する。

そして、最大拡大した場合、ディスプレイの全画面上に
１ドツトだけ表示することも可能である。

この場合は加算データとしてｒｏ、０ＯＩＪを与えれば
よい。すなわち、加算器１８２の上がら９ビツト目だけ
「１」とするようにしておく。また、加算データとして
ｒｏ、５Ｊを与えれば、アドレスカウンタ１８１は１０
０ナノ秒毎に「１」インクリメントされることになり、
この場合原寸（加算データが０．２５のとき）に比べて
水平方向　□の寸法が１／２倍（＝１００ナノ秒／２０
０ナノ秒）とされる。もし加算データとしてｒｌ、ＯＪ
をストアずれば、すなわち加算器の全ピントを「１」と
すれば、ディスプレイの画面上に表示されるピクチャな
いしキャラクタは原寸に比べて最小倍に縮小されたもの
となる。

より詳しく説明すると、原寸で表示する場合すなわち従
来と同じ大きさで表示する場合、バッファＲＡＭ１４の
水平アドレスは２００ナノ秒（−５１，２マイクロ秒／
２５６）毎に１１」インクリメントされる。換言すれば
、原寸で表示する場合水平方向の１ドツトの大きさは２
００ナノ秒である。これに対して加算データを適当に選
択してその水平方向の１ドツトが表示される時間を長短
することによって水平方向９寸法を拡大・縮小できるの
である。

小数点以下２桁が１００」であれば、ディスプレイの画
面上には１ドツトずつ表示される。ところが何倍かに拡
大したときにも１ドツトずつスタートアドレスが代わる
とすれば、第６図に示すような一部から全体へ徐々に画
面上に表示する際の動きが’Ｉｆｋらかではない。そこ
で、第５図に示す水平ズームアドレス発生器１８では、
水平セットデータとして小数点以下２ビツトを用いて１
ドソ１−の１／４毎のスタートアドレスの変化を可能に
している。たとえば小数点以下２ヒツトが「０１」であ
れば、ｒｏ、２５Ｊとなり、ｌビットの１／４ドツトを
最小単位としてスター１−アドレスを変化させることが
できる。したがって、第６図に示すように徐々に全体を
表示していくような場合、その変化が非電にスムーズに
なる。

つぎに、第７図に示す１頃糾したパス（Ｐａｔｈ）を表
示させるためのスタートアドレスないしセントアドレス
および水平加算データを発生ずる回路について説明する
。第７図のようなパスを遠近図（Ｐｅｒｓｐｅｃｔｉｖ
ｅ　ｖｉｅｗ）として表示させる場合、水平走査毎にス
タートアドレスと加算データとをＣＰＵ２０　（第１図
）から出力しなければならない。

もしこの１頃斜したパスがある角度で固定されていると
きはこの１画面分のスタートアドレスと加算データとを
たとえばＲＯＭ等に書き込んでおき、順次呼び出せばそ
れをセットデータおよび加算データとして用いることが
できる。しかしながら、表示される角度し視点を変化さ
せたい場合には、ＲＯＭのような固定データを用いるこ
とができず、ＣＰＵから各ライン毎にずなわぢ１水平ブ
ランキング期間毎にスタートアドレス（セットデータ）
や加算データを計算して出力しなければならない。とこ
ろが水平ブランキング期間は通常１３゜８マイクロ秒と
比較的短くその期間内にすべてのデータを計算し出力す
ることはＣＰＵの負担が大きい。したがって専用のＣＰ
Ｕを設けなければ、１つのＣＰＵではその計算とゲーム
の進行等の両方を実行するということはできない。した
がって、ＣＰＵを２個用いなければならず、経済的では
ない。

そこで、この実施例では、第９図に示すようなＣＰＵイ
ンターフェース回路を用いる。第９図は水平セントデー
タと加算データとを出力する回路である。

この実施例では、ＣＰＵ２０　（第１図）からは最初の
ラインβＯ（第８図）のスタートアドレス、加算データ
およびそれらの増分値ΔＳならびにΔＡ（第８図）を出
力するようにする。そして、インタフェース回路４０に
おいてこれらのデータを処理し、各ライン毎に水平セッ
トデータと加算データとを出力できるようにする。

この第９図に示すインタフェース回路４０は、たとえば
第１図に示すランチ回路２４に代えて用いられ得る。Ｃ
ＰＵデータバス２２からは、水平セラ１−データがラッ
チ回路４２に与えられ、加算データがラッチ回路４４に
与、えられる。ランチ回路４２からの水平セットデータ
はスイッチ回路４６の一方入力Ａに与えられ、ランチ回
路４４からの加算データはスイッチ回路４８の一方人力
Ａに与えられる。ＣＰＵからは、データバス２２を介し
て、ラッチ回路５０および５２に、それぞれ、データΔ
ＳおよびΔＡが与えられる。このラッチ回路５０の出力
は加算器５４の一方人力Ａとして与えられ、ランチ回路
５２の出力は加算器５６の一方人力Ａとして与えられる
。加算器５４の他方入力Ｂにはランチ回路５８からの出
力が与えられ、加算器５６の他方人力Ｂにはラッチ回路
６０からの出力が与えられる。加算器５４の合計出力Σ
はスイッチ回路４６の他方人力Ｂに与えられ、加算器５
６の合計出力Σはスイッチ回路４８の他方人力Ｂに与え
られる。スイッチ回路４６および４８は、それぞれ、垂
直ブランキング期間の信号Ｖ−ＢＬ（第４図）によって
切り換えられ、垂直ブランキング期間中に一方入力Ａを
出力するように構成されている。ラッチ回路５８のトリ
ガ信号としてはタイミング信号Ｌ１と水平ブランキング
期間の信号Ｈ−ＢＬとがオア態様で与えられ、ラッチ回
路６０のトリガ信号としてはタイミング信号Ｌ２と信号
Ｈ−ＢＬとのオアが与えられる。また、ＣＰＵ２０　（
第１図）は、垂直ブランキング期間に加算タイミング信
号ＡＤＩ、ＡＤ２．ＡＤ３およびＡＤ４を発生し、それ
ぞれをランチ回路４２．５０．４４および５２のランチ
タイミング信号として与える。

ＣＰＵ２０からデータバス２２を介して水平セットデー
タ、ΔＳ、加算データおよびΔＡが与えられる。垂直ブ
ランキング期間中に信号ＡＤＩ〜ＡＤ４が与えられるた
め、この期間中にランチ回路４２には水平セットデータ
が、ランチ回路５０にはセットデータの増分値ΔＳが、
ランチ回路４４には加算データが、そしてラッチ回路５
２にば加算データの増分値ΔＡがそれぞれラッチされる
。その後、同じ垂直ブランキング期間に、スイッチ回路
４６および４８を介して、ラッチ回路４２にラッチされ
たセン１〜データおよびラッチ４４にランチされた加算
データが、ラッチ回路５８および６０にそれぞれ与えら
れる。そして、タイミング信号Ｌ１およびＬ２に応答し
てラッチ回路５８および６０がそれぞれ与えられたデー
タを取り込む。垂直ブランキング期間が終了し、水平走
査期間が始まると、各水平ブランキング期間毎に、ラッ
チ回路５８と加算器５４とによって各ライン毎のセット
データが計算され、出力される。同様に、各水平ブラン
キング期間毎にラッチ回路６０と加算器５６とによって
各ライン毎の加算データが出力される。このような水平
セ・ノ［−データおよび加算データは、したがって、各
ライン毎に更新され、それらのデータが第１図および第
５図に示す水平ズームアドレス発生器１８に与えられる
。

なお、垂直セットデータおよび加算データもこの第９図
に示すと同じ回路構成で得ることができる。しかしなが
ら、第７図のような）＜スを表示する場合には、垂直セ
ッデータについては、第９図の回路で得られた水平加算
データを４倍（−１０２４／２５６）するだけで、すな
わち得られた水平加算データを２ビツトシフトさせるだ
けで得られる。

そして、このインタフェース回路４０を用いて表示すべ
きバスに変化をつけたいときには、ＣＰＵから所望の垂
直ブランキング期間に加算タイミング信号ＡＤＩ〜ＡＤ
４を発生し、う・７チ回路４２．５０．４４および５２
の内容を書き換えるだけでよい。このとき書き換えられ
るデータは、当然、ＣＰＵ２０　（第１図）から与えら
れる。すなわち、ＣＰＵ２０は、そこに接続されたジョ
イスティック等の操作手段の操作に応した角度でノ々ス
を変化させるためには、その変化に必要なそれぞれのデ
ータとタイミング信号ＡＩ）１〜Ａ　Ｉ）　４を垂直ブ
ランキング期間に発生するだけでよい。そうすれば、第
７図（Ｂ）で示すように変化した遠近図法によるパスが
表示される。

第３図、第５図および第９図を見れば判るように、加算
回路とランチ回路の組み合わせによって必要なデータを
得るようにしているので、この組み合わせの基本回路を
たとえばカスタム仕様の大規模隼積回路として構成して
おりば、たとえばヒデオケーム装置においてゲームの内
容が変わっても、同じ集積回路の組み合わせで必要な回
路を構成できるという利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図である。 第２図はこの実施例の基本的な考え方を説明するだめの
ディスプレイの画面の一例を示す図解図である。 第３図は垂直ズームアドレス発生器の詳細なブロック図
である。 第４図は種々のタイミング信号を説明するタイミング図
である。 第５図は水平ズームアドレス発生器を詳細に示すブロッ
ク図で２ある。 第６図は水平ズームアドレス発生器の説明のために用い
るディスプレイの画面の一例を示す図である。 第７図は遠近図法によるパスを表示したディスプレイの
画面の一例を示す図である。 第８図はこのような傾斜したバスを表示するに必要なデ
ータを説明するための図である。 第９図は第８図に従って各ライン毎に更新されたデータ
を出力するためのＣＰＵインタフェース回路を示すブロ
ック図である。 図において、１２はキャラクタＲＯＭ、１４はバッファ
ＲＡＭ、１６は垂直ズームアドレス発生器、１８は水平
ズームアドレス発生器、２０はＣＰＵ、４０はＣＰＵイ
ンタフェース回路を示す。 図面の浄書（内容に変更なし） 第 第３図 第６副 第７図 第９図 チーｙ　データ 手続ネ市正凹：（自発） 昭和５９年０２月２８０ 昭和５９年　特許願　第０２８１９３号・２、発明の名
称 表示寸法を拡大・縮小できる表示装置 ３、補正をする者 事件との関係　特許出願人 住　所　京都市東山区福稲上高松町６０番地名　称　任
天堂株式会社 代表者　山　内　博 ４、代　理　人　０５４０重大阪（０６）　７６４−５
４４３　（代）住　所　大阪市東区谷町５丁目３０番地
願書添付の図面

Claims (1)

1. 【特許請求の範囲】 １　ラスク走査タイプのディスプレイを用いる表示装置
   であって、 表示データがストアされていて前記ディスプレイのラス
   ク走査と同期的にこの表示データが読み出される７−モ
   リ手段、 成るキャクタを表示するためのアドレスに相関する初期
   値データと拡大・縮小比率に相関する加算データとを与
   えるためのデータ付与手段、および 前記データ付与手段からの初期値データと加算データと
   を前記ラスク走査と同期的に順次加算して前記メモリ手
   段に関連するアドレスデータを発生するためのアドレス
   データ発生手段を備える、表示寸法を拡大・縮小できる
   表示装置。