JPS60164334A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60164334A JPS60164334A JP2028884A JP2028884A JPS60164334A JP S60164334 A JPS60164334 A JP S60164334A JP 2028884 A JP2028884 A JP 2028884A JP 2028884 A JP2028884 A JP 2028884A JP S60164334 A JPS60164334 A JP S60164334A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- single crystal
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野・
本発明は、半導体集積回路、特に、素子部分離方式とし
て、絶縁分離型の半導体集積回路に関する。
て、絶縁分離型の半導体集積回路に関する。
口、従来技術
一般的な絶縁分離型の半導体集積回路は、第１図（ａ）
に示すように、−導電製、例えばＮ型の半導体単結晶基
板１の一つの面側に、フォトリングラフィ技術によシ溝
２を形成し、さらに分離用の絶縁膜３でもりて溝形成面
を覆い、つぎに、同図（ｂ）のように、絶縁膜３の上に
支持体用多結晶シリコン４を成長させ、つぎ“に同図（
Ｃ）のように、同図（ｂ）の状態から表、裏反転させて
基板１を溝３の底部、すなわち、絶縁膜３の凸出部まで
削ジ取シ、多結晶シリコン４により支持され、絶縁膜３
によυ島状に互いに分離された島領域５を形成し、この
島領域５内に横型のＭＯ８）ランジスタを形成していた
。
に示すように、−導電製、例えばＮ型の半導体単結晶基
板１の一つの面側に、フォトリングラフィ技術によシ溝
２を形成し、さらに分離用の絶縁膜３でもりて溝形成面
を覆い、つぎに、同図（ｂ）のように、絶縁膜３の上に
支持体用多結晶シリコン４を成長させ、つぎ“に同図（
Ｃ）のように、同図（ｂ）の状態から表、裏反転させて
基板１を溝３の底部、すなわち、絶縁膜３の凸出部まで
削ジ取シ、多結晶シリコン４により支持され、絶縁膜３
によυ島状に互いに分離された島領域５を形成し、この
島領域５内に横型のＭＯ８）ランジスタを形成していた
。
このような従来の集積回路は、絶縁膜により島状に互い
に分離された島領域内に各素子があるため、素子間の寄
生効果が少く、リーク電流が少いという長所をもってい
るが、各素子は横型のＭＯ−８ＦＥＴであるため、パワ
ーを必要とする場合、縦型ＭＯ８Ｆ’ＥＴに比べ面積効
率がよくないという欠点をもっていた。
に分離された島領域内に各素子があるため、素子間の寄
生効果が少く、リーク電流が少いという長所をもってい
るが、各素子は横型のＭＯ−８ＦＥＴであるため、パワ
ーを必要とする場合、縦型ＭＯ８Ｆ’ＥＴに比べ面積効
率がよくないという欠点をもっていた。
ハ０発明の目的
本発明は、高出力のトランジスタ素子が面積効率よく形
成されると共に、！子間のデ互干渉による寄生効果など
が完全に防止された半導体集積回路を提供することを目
的としている。
成されると共に、！子間のデ互干渉による寄生効果など
が完全に防止された半導体集積回路を提供することを目
的としている。
二０発明の構成
本発明によｔｔ 屯半導体基板の一面側において。
の島領域外部の単結晶層に形成された縦型素子とを含む
半導体集積回路が得られる。
半導体集積回路が得られる。
ホ、実施例
つぎに本発明を実施例によシ説明する。
第２図（ａ）〜（ｄ）は本発明の一実施例を製造工程に
ついて説明するための工程順の断面図である。まず、第
２図（ａ）のように、Ｎ型単結晶シリコン基板１にフォ
トリソグラフィ技術を用いて溝２，２゜・・・を形成し
たのち、島として侵す領域５の表面のみを絶縁膜３で覆
う。つぎに第２図（ｂ）のように。
ついて説明するための工程順の断面図である。まず、第
２図（ａ）のように、Ｎ型単結晶シリコン基板１にフォ
トリソグラフィ技術を用いて溝２，２゜・・・を形成し
たのち、島として侵す領域５の表面のみを絶縁膜３で覆
う。つぎに第２図（ｂ）のように。
絶縁膜３を除去した部分のシリコン単結晶を種にして、
溝２，２．・・・・・・形成面に支持体用の単結晶シリ
コン１１を成長させる。次に第２図（ｂ）の状態から表
裏反転させて第２図（Ｃ）のように、Ｎ型基板１を絶縁
膜３に達するまで削シ取る。それから。
溝２，２．・・・・・・形成面に支持体用の単結晶シリ
コン１１を成長させる。次に第２図（ｂ）の状態から表
裏反転させて第２図（Ｃ）のように、Ｎ型基板１を絶縁
膜３に達するまで削シ取る。それから。
第２図（ｄ）のように、絶縁膜３で島状に分離さ粘１ヒ
島領域５内には、Ｐ型ベース領域８．Ｎ型エミッタ領域
９、コレクタコンタクト層１０をもつロジック用横壓バ
イポーラトランジスタ素子を形成し。
島領域５内には、Ｐ型ベース領域８．Ｎ型エミッタ領域
９、コレクタコンタクト層１０をもつロジック用横壓バ
イポーラトランジスタ素子を形成し。
島領域の外部の単結晶層７には、Ｎ型基板１およびシリ
コン単結晶層１１をドレインとし、Ｐ型領域１２内に形
成されたＮ型領域１３をソースとし１また。ＭＯＳゲー
ト１４を有する縦型のＭＯＳ−Ｆｌ” Ｅ Ｔ素子を形
成する。
コン単結晶層１１をドレインとし、Ｐ型領域１２内に形
成されたＮ型領域１３をソースとし１また。ＭＯＳゲー
ト１４を有する縦型のＭＯＳ−Ｆｌ” Ｅ Ｔ素子を形
成する。
へ６発明の効果
このよう冠木発明の半導体集積回路では、パワーを必要
とするトランジスタ素子として、島領域外部の単結晶層
に、縦型構造のＭ ＯＳ −Ｆ Ｅ Ｔを形成するので
、全素子を各島領域内部に作る場合に比べ面積効率を上
げることができる。また、裏面をすべて単結晶としてい
るため、リーク電流が少く、かつ、パワーを必要としな
い多数の素子が島領域内に分離されているので、相互干
渉による宵生効果などは防止されている。
とするトランジスタ素子として、島領域外部の単結晶層
に、縦型構造のＭ ＯＳ −Ｆ Ｅ Ｔを形成するので
、全素子を各島領域内部に作る場合に比べ面積効率を上
げることができる。また、裏面をすべて単結晶としてい
るため、リーク電流が少く、かつ、パワーを必要としな
い多数の素子が島領域内に分離されているので、相互干
渉による宵生効果などは防止されている。
第１図（ａ）〜（Ｃ）は従来の絶縁分離型半導体県す１
回路を製造工程禦よシ説明するための工程順の断面図、
第２隠１（ａ）〜（ｄ）は本発明の一実施例を姓造工枳
について説明するための工程１ｉ１ｆｌの断面図である
。 １・・・・・・Ｎ型単結晶半導体基板、２・・・・・・
籠、３・・・・・・絶縁膜、４・・・・・・支持体多結
晶シリコン、５・・・・・・島領域、６・・・・・・支
持体単結晶シリコン、７・・・・・・Ｍ＋領域外部、８
・・・・・・Ｐ型ベース領域、９・・・・・・Ｎ型エミ
ッタ領域、１０・・・・・・コレクタコンタクト層、１
１・・・・・・ドレイン、１２・・・・・・ｐＭ、領域
、１３・・・・・・ソース％ １４・・・・・・Ｍ ０
８ゲート。 （２） （ｂ） （ｃ） 箔ｌ 閏
回路を製造工程禦よシ説明するための工程順の断面図、
第２隠１（ａ）〜（ｄ）は本発明の一実施例を姓造工枳
について説明するための工程１ｉ１ｆｌの断面図である
。 １・・・・・・Ｎ型単結晶半導体基板、２・・・・・・
籠、３・・・・・・絶縁膜、４・・・・・・支持体多結
晶シリコン、５・・・・・・島領域、６・・・・・・支
持体単結晶シリコン、７・・・・・・Ｍ＋領域外部、８
・・・・・・Ｐ型ベース領域、９・・・・・・Ｎ型エミ
ッタ領域、１０・・・・・・コレクタコンタクト層、１
１・・・・・・ドレイン、１２・・・・・・ｐＭ、領域
、１３・・・・・・ソース％ １４・・・・・・Ｍ ０
８ゲート。 （２） （ｂ） （ｃ） 箔ｌ 閏
Claims (1)
- 【特許請求の範囲】 一導電型半導体単結晶基板の一面側において。 絶縁膜によシ島秋に分離された島領域と、この島領域内
に形成された４な型素子と、前記半導体基板の島領域外
部の単結晶層に形成された縦型素子とを含むことを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028884A JPS60164334A (ja) | 1984-02-07 | 1984-02-07 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028884A JPS60164334A (ja) | 1984-02-07 | 1984-02-07 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60164334A true JPS60164334A (ja) | 1985-08-27 |
Family
ID=12022977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2028884A Pending JPS60164334A (ja) | 1984-02-07 | 1984-02-07 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164334A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8602248B2 (en) | 2011-03-02 | 2013-12-10 | Bose Corporation | Cooking utensil |
| US8796598B2 (en) | 2007-09-07 | 2014-08-05 | Bose Corporation | Induction cookware |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918654A (ja) * | 1982-07-22 | 1984-01-31 | Nec Corp | 誘電体分離基板の製造方法 |
-
1984
- 1984-02-07 JP JP2028884A patent/JPS60164334A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918654A (ja) * | 1982-07-22 | 1984-01-31 | Nec Corp | 誘電体分離基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8796598B2 (en) | 2007-09-07 | 2014-08-05 | Bose Corporation | Induction cookware |
| US8602248B2 (en) | 2011-03-02 | 2013-12-10 | Bose Corporation | Cooking utensil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487639A (en) | Localized epitaxy for VLSI devices | |
| US4120707A (en) | Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion | |
| JPS6098670A (ja) | トランジスタ及び集積回路 | |
| JPH0586674B2 (ja) | ||
| JPH065706B2 (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPS60164334A (ja) | 半導体集積回路 | |
| JP2647020B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| JPS63192266A (ja) | Ｃｍｏｓ集積回路及びその製造方法 | |
| JP3153358B2 (ja) | 半導体装置の製造方法 | |
| JPS5943828B2 (ja) | Ｍｏｓ形集積回路の製造方法 | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| KR940009365B1 (ko) | 트랜치를 이용한 cmos 제조방법 | |
| JPH0432763Y2 (ja) | ||
| JPS61263257A (ja) | 半導体装置 | |
| JPS6043027B2 (ja) | 相補形電界効果トランジスタによる集積回路装置の製造方法 | |
| JPS59144168A (ja) | バイポ−ラｍｏｓ半導体装置及びその製造法 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0580155B2 (ja) | ||
| JPH0555480A (ja) | ＳＯＩ型ＢｉＣＭＯＳゲートアレイ | |
| JPS6410942B2 (ja) | ||
| JPS6318672A (ja) | バイポ−ラトランジスタ | |
| JPS6235556A (ja) | 半導体装置 | |
| JPH04159721A (ja) | 半導体装置 |