JPS60136097A - 連想メモリ装置 - Google Patents
連想メモリ装置Info
- Publication number
- JPS60136097A JPS60136097A JP58242012A JP24201283A JPS60136097A JP S60136097 A JPS60136097 A JP S60136097A JP 58242012 A JP58242012 A JP 58242012A JP 24201283 A JP24201283 A JP 24201283A JP S60136097 A JPS60136097 A JP S60136097A
- Authority
- JP
- Japan
- Prior art keywords
- word
- line
- cam
- array
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、VLSIに適した連想メモリ装置に関する。
連想メモリ(A 5sociat ive Memor
y、あるいは、Content A、ddressab
le Memory、以下CAMと略す)は、一致をと
りたい内容によって内部全アドレスするメモリである。
y、あるいは、Content A、ddressab
le Memory、以下CAMと略す)は、一致をと
りたい内容によって内部全アドレスするメモリである。
このCAMは、複数のデータを並列に検案する時に有効
である。計算機の分野では、キャッシュメモリのアドレ
スアレイ、アドレス変換用(D ’I’LB (Tra
nslation LookasideBuffer)
など、各棟の利用分野が考えられる。しかし、CAMの
ビット当りのコストは、通常の座標によってアドレスす
るランダムアクセスメモリ(Random Acces
s Memory、以下RAMと略す)よりも高いため
に現状では余り利用されていないが、LSIの果積度向
上に伴ない、今後は多方面に使用される可能性を持って
いる。
である。計算機の分野では、キャッシュメモリのアドレ
スアレイ、アドレス変換用(D ’I’LB (Tra
nslation LookasideBuffer)
など、各棟の利用分野が考えられる。しかし、CAMの
ビット当りのコストは、通常の座標によってアドレスす
るランダムアクセスメモリ(Random Acces
s Memory、以下RAMと略す)よりも高いため
に現状では余り利用されていないが、LSIの果積度向
上に伴ない、今後は多方面に使用される可能性を持って
いる。
、第1図にCAMを用いた従来の連想メモリ装置を示す
。100.120は、それぞれCAM、 RAMのアレ
イ部分でおる。110a〜110nのCAMの各ワード
には、検索されるキーが格納されている。
。100.120は、それぞれCAM、 RAMのアレ
イ部分でおる。110a〜110nのCAMの各ワード
には、検索されるキーが格納されている。
120a〜120nのR,AMの各ワードには、CAM
に格納されている各キーに対応したデータが格納されて
いる。CAMとRAMの各ワードは、信号線130a〜
130nにより直接接続されている。この信号線はCA
M側から見るとワード−数組であり、RAM側から見る
とワード選択線になっている。信号線140より、検索
したいキーを入力すると、CAMの各ワードに格納され
たキーと並列に比較され、一致したワードのワード−数
組がアサートされる。これにより、対応するRAMのワ
ード選択線がアサートされ、一致キーに属するデータが
RAMより、信号線150を介して読出される。
に格納されている各キーに対応したデータが格納されて
いる。CAMとRAMの各ワードは、信号線130a〜
130nにより直接接続されている。この信号線はCA
M側から見るとワード−数組であり、RAM側から見る
とワード選択線になっている。信号線140より、検索
したいキーを入力すると、CAMの各ワードに格納され
たキーと並列に比較され、一致したワードのワード−数
組がアサートされる。これにより、対応するRAMのワ
ード選択線がアサートされ、一致キーに属するデータが
RAMより、信号線150を介して読出される。
このようなメモリ装置において、第1の欠点は、CAM
およびR,AMに同時にキーおよびデータを格納するこ
とができないことである。すなわち、−担CAMのワー
ドにキーを格納後、信号線140に同一キーを入力する
ことによりRAMのワード選択線を選択した後、R,A
Mのワードにデータを書込む必要がある。第2の欠点は
、RAMのワード選択線がCAMのワード−数組と直接
接続されているために、座標によってRAMをアドレス
することが不可能なことである。
およびR,AMに同時にキーおよびデータを格納するこ
とができないことである。すなわち、−担CAMのワー
ドにキーを格納後、信号線140に同一キーを入力する
ことによりRAMのワード選択線を選択した後、R,A
Mのワードにデータを書込む必要がある。第2の欠点は
、RAMのワード選択線がCAMのワード−数組と直接
接続されているために、座標によってRAMをアドレス
することが不可能なことである。
本発明の目的は、従来装置の欠点を補ない、かつ、従来
装置に比ベハードウエアの増加が少量であり、VLSI
化に適した規則構造を持つ連想メモリ装置を提供するこ
とにある。
装置に比ベハードウエアの増加が少量であり、VLSI
化に適した規則構造を持つ連想メモリ装置を提供するこ
とにある。
本発明では、従来装置の欠点を補なうために、CAM側
のワード一致線とRAM側のワード選択線の間にセレク
タを設け、セレクタ入力の一方をCAMのワード−数組
とし、他方をCAMのワード選択線とし、セレクタ出力
をRAMのワード選択線につなぐ構成にした。この構成
において、セレクタ入力のワード−数組側を選択するこ
とにより、該装置を連想メモリを生かして使用すること
ができ、また、セレクタ入力のワード選択線側を選択す
ることにより、装置全体をR/AMとして使用できる様
にすることを特徴とする。
のワード一致線とRAM側のワード選択線の間にセレク
タを設け、セレクタ入力の一方をCAMのワード−数組
とし、他方をCAMのワード選択線とし、セレクタ出力
をRAMのワード選択線につなぐ構成にした。この構成
において、セレクタ入力のワード−数組側を選択するこ
とにより、該装置を連想メモリを生かして使用すること
ができ、また、セレクタ入力のワード選択線側を選択す
ることにより、装置全体をR/AMとして使用できる様
にすることを特徴とする。
以下、本発明の一実施例を図面によシ詳細に説明する。
第2図は、連想メモリ装置の全体構成を示した図である
。この装置はCAMアレイ210、!:RAMアレイ2
20の2つのアレイ部ヲ持つ。
。この装置はCAMアレイ210、!:RAMアレイ2
20の2つのアレイ部ヲ持つ。
CAMアレイはtピットXnワード構成であり、各ビッ
トは1つのCAMセル230かう成ル。
トは1つのCAMセル230かう成ル。
CAMアレイの各ワードは、を個のCAMセル230で
構成され、各セルはワード単位KCAM側ワード選択線
250 (Wo−Wn)と、ワード−数組260に接続
されている。ワード−数組260の一端には負荷MO8
)ランジスタ300が接続の各セル230は、ビットご
とにデータ線310(AO,Ao〜At、A7)に接続
される。各ビットのデータ線は、極性の異なる2本の線
から成る。
構成され、各セルはワード単位KCAM側ワード選択線
250 (Wo−Wn)と、ワード−数組260に接続
されている。ワード−数組260の一端には負荷MO8
)ランジスタ300が接続の各セル230は、ビットご
とにデータ線310(AO,Ao〜At、A7)に接続
される。各ビットのデータ線は、極性の異なる2本の線
から成る。
一方、RAMアレイ220はmピットXnワード構成で
あり、各ビットは1つのRAMセル240から成る。R
AMアレイ240の各ワードは、m個のRAMセル24
0で構成され、各セルはワード単位にR,AM側ワード
選択線(Xo −Xn ) 270に接続されている。
あり、各ビットは1つのRAMセル240から成る。R
AMアレイ240の各ワードは、m個のRAMセル24
0で構成され、各セルはワード単位にR,AM側ワード
選択線(Xo −Xn ) 270に接続されている。
また、RAMアレイ220の各セル240は、ビットご
とにデータ線(Do。
とにデータ線(Do。
Do〜Dm、 止)320に接続されている。各ビット
のデータ線は、極性の異なる2本の線から成る。
のデータ線は、極性の異なる2本の線から成る。
CAMアレイ210とRAMアレイ220の間には、2
入力nビツトのセレクタ280がある。
入力nビツトのセレクタ280がある。
セレクタ280の各ビットは、CAMアレイ210、R
AMアレイ220のワードに対応させる。セレクタ28
0の1つの入力は、CAMアレイ210のワード−数組
260が接続され、他方の入力には、CAM側ワード選
択線250が接続される。
AMアレイ220のワードに対応させる。セレクタ28
0の1つの入力は、CAMアレイ210のワード−数組
260が接続され、他方の入力には、CAM側ワード選
択線250が接続される。
セレクタ280の出力は、R,AM側ワード選択線27
0に接続される。セレクタ280の入力選択は、セレク
タ制御線(以下、SCという)290によって制御され
る。すなわち、5C290がアサートされると、ワード
一致線260側が選択され、5C29o78/ネゲ−1
卜されると、CAM側ワード選択線250側が選択され
る。
0に接続される。セレクタ280の入力選択は、セレク
タ制御線(以下、SCという)290によって制御され
る。すなわち、5C290がアサートされると、ワード
一致線260側が選択され、5C29o78/ネゲ−1
卜されると、CAM側ワード選択線250側が選択され
る。
以上、該装置の構成は規則的であり、LSIで実現し易
い構造となっている。
い構造となっている。
第3図、第4図は、それぞれCAMセル230とRAM
セル240の回路例を示したものである。
セル240の回路例を示したものである。
第3図のMOS)ランジスタT、〜TIN第4図のTo
〜’I’14はスタティックなフリップ・フロップを構
成し、1ビツトのデータが格納される。このデータは、
CAM側ワード選択線(Wi)250.あるいは、R,
A M側ワード選択線(Xi)270をアサートするこ
とにより、MOSトランジスタTo。
〜’I’14はスタティックなフリップ・フロップを構
成し、1ビツトのデータが格納される。このデータは、
CAM側ワード選択線(Wi)250.あるいは、R,
A M側ワード選択線(Xi)270をアサートするこ
とにより、MOSトランジスタTo。
T1゜、あるいは、Tll、T16がオン状態になシ、
データ線(Aj、Aj) 310、アルイハ、データ線
(Dk、n0a2oより読出される。書込む場合には、
ワード選択線をアサートして、データ線にデータを流す
。
データ線(Aj、Aj) 310、アルイハ、データ線
(Dk、n0a2oより読出される。書込む場合には、
ワード選択線をアサートして、データ線にデータを流す
。
第3図のCAMセル230は、フリップ・フロップT、
〜T、に格納されたデータと、データ線310上のデー
タが一致するか否かを判定する機能を持つ。MOS)ラ
ンジスタT、〜T4がその機能を受け持つ部分で、不一
致の場合には、T、とT、が両方共オン状態になるか、
あるいは、TsとT4が両方共オン状態にな妙、ワード
−敷線260が接地される。
〜T、に格納されたデータと、データ線310上のデー
タが一致するか否かを判定する機能を持つ。MOS)ラ
ンジスタT、〜T4がその機能を受け持つ部分で、不一
致の場合には、T、とT、が両方共オン状態になるか、
あるいは、TsとT4が両方共オン状態にな妙、ワード
−敷線260が接地される。
第2図に示す様に、ワード−敷線260はワードを構成
するCAMセル230の全ピットにつながっているため
に、データ線310に流すtビットのデータとCAMア
レイ210のワードに格納されているデータが不一致の
場合には、対応するワード−敷線260が接地され、す
なわち、ネゲート状態になる。逆に一致した場合には、
篩い軍、圧しベルを持ち、アサート状態になる。この様
に、CAMアレイ210のデータ線310にデータを流
すことにより、各ワードの内容が検索され、一致したワ
ードに対するワード−敷線260がアサートされる。
するCAMセル230の全ピットにつながっているため
に、データ線310に流すtビットのデータとCAMア
レイ210のワードに格納されているデータが不一致の
場合には、対応するワード−敷線260が接地され、す
なわち、ネゲート状態になる。逆に一致した場合には、
篩い軍、圧しベルを持ち、アサート状態になる。この様
に、CAMアレイ210のデータ線310にデータを流
すことにより、各ワードの内容が検索され、一致したワ
ードに対するワード−敷線260がアサートされる。
第2図の連想メモリ装置は、概略2つのモードを持つ。
1つのモードでは、CAMアレイ210の連想機能を生
かし、その連想結果に従がってRAMアレイ220をア
クセスする。これは、5C290をアサートすることに
より実現される。
かし、その連想結果に従がってRAMアレイ220をア
クセスする。これは、5C290をアサートすることに
より実現される。
前述した様に、この状態では、セレクタ280を介して
、CAMアレイ210とRA Mアレイ220の各ワー
ドのワード−敷線260とRAM側ワード選択線240
がつながる。このため、CAM側テータ線310にデー
タを流すと、そのデータと一致した内容が格納されてい
るCAMアレイ210のワードに対応するワード−敷線
260がアサートされ、更に、対応するRAMアレイ2
20のワード選択線270がアサートされ、RAM側デ
ータ線320にそのワードに格納されたデータが読出さ
れる。また、この状態でRAM側データ線320にデー
タを与えれば、選択されたワードにはそのデータが書込
まれる。
、CAMアレイ210とRA Mアレイ220の各ワー
ドのワード−敷線260とRAM側ワード選択線240
がつながる。このため、CAM側テータ線310にデー
タを流すと、そのデータと一致した内容が格納されてい
るCAMアレイ210のワードに対応するワード−敷線
260がアサートされ、更に、対応するRAMアレイ2
20のワード選択線270がアサートされ、RAM側デ
ータ線320にそのワードに格納されたデータが読出さ
れる。また、この状態でRAM側データ線320にデー
タを与えれば、選択されたワードにはそのデータが書込
まれる。
連想メモリ装置のもう1つのモードは、装置全体を通常
のRAMアレイと同じ様に使用するモードである。これ
は、8C290iネゲートすることにより実現される。
のRAMアレイと同じ様に使用するモードである。これ
は、8C290iネゲートすることにより実現される。
この状態では、セレクタ280を介して、CAMアレイ
210とRAMアレイ220の各ワードのCAM側ワー
ド選択線250とRAM側ワード選択線270がつなが
る。このため、装置全体として(1+ m )ビットX
nワードのR,A Mアレイが構成されたことになる。
210とRAMアレイ220の各ワードのCAM側ワー
ド選択線250とRAM側ワード選択線270がつなが
る。このため、装置全体として(1+ m )ビットX
nワードのR,A Mアレイが構成されたことになる。
CAM側ワード選択線250をアサートすることにより
、対応するRAM側ワード選択線270もアサートされ
、全体として(t+m)ピットのセルのワード選択線が
アサートされたことになる。これにより、C’AMアレ
イ、RA、Mアレイの同一ワードに対する読出し/書込
みが同時に可能となる。
、対応するRAM側ワード選択線270もアサートされ
、全体として(t+m)ピットのセルのワード選択線が
アサートされたことになる。これにより、C’AMアレ
イ、RA、Mアレイの同一ワードに対する読出し/書込
みが同時に可能となる。
本発明の連想メモリ装置は、規則的な構造をしているた
めにVLS I化に適し、また、無駄な配線エリアの必
要がないためにチップ面積の有効利用が可能である。
めにVLS I化に適し、また、無駄な配線エリアの必
要がないためにチップ面積の有効利用が可能である。
機能的には、CAMアレイの連想結果によるR、 A’
Mアレイのアクセスと、装置全体をR,A Mアレイ
としたアクセスが可能である。このため、極めて融通性
の高い、また、応用範囲の広い連想メモリ装置が提供で
きる。
Mアレイのアクセスと、装置全体をR,A Mアレイ
としたアクセスが可能である。このため、極めて融通性
の高い、また、応用範囲の広い連想メモリ装置が提供で
きる。
第1図は従来装置の構成図、第2図は本発明の実施例を
示す全体構成図、第3図はCAMセルの回路図、第4図
はRAMセルの回路図である。 210・・・CAMアレイ、220・・・RAMアレイ
、230・・・CAMセル、240・・・RAMセル、
250・・・CA M 1tlllワ一ド選択線、26
0・・・ワード−敷線、270・・・RAM側ワード選
択線、280・・・セレクタ、290・・・セレクタ制
御線、300・・・負荷MO8)ランジスタ、310・
・・CAM側デー第1図
示す全体構成図、第3図はCAMセルの回路図、第4図
はRAMセルの回路図である。 210・・・CAMアレイ、220・・・RAMアレイ
、230・・・CAMセル、240・・・RAMセル、
250・・・CA M 1tlllワ一ド選択線、26
0・・・ワード−敷線、270・・・RAM側ワード選
択線、280・・・セレクタ、290・・・セレクタ制
御線、300・・・負荷MO8)ランジスタ、310・
・・CAM側デー第1図
Claims (1)
- 連想メモリアレイとランダムアクセスメモリアレイを有
するメモリ装置において、該連想メモリアレイのワード
一致線とワード選択線を選択回路を介して、該ランダム
アクセスメモリアレイの対応するワードのワード選択線
に接続し、該選択回路でワード一致線側を選択した場合
には、該連想メモリアレイの連想結果により、該ランダ
ムアクセスメモリアレイをアクセスし、一方、該選択回
路でワード選択線1llIlIを選択した場合には、該
メモリ装置全体をランダムアクセスメモリアレイとして
アクセスすることを特徴とする連想メモリ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58242012A JPS60136097A (ja) | 1983-12-23 | 1983-12-23 | 連想メモリ装置 |
KR1019840008078A KR930008493B1 (ko) | 1983-12-23 | 1984-12-18 | 연상 메모리 장치 |
US06/683,611 US4646271A (en) | 1983-12-23 | 1984-12-19 | Content addressable memory having dual access modes |
KR1019930005878A KR930006718B1 (ko) | 1983-12-23 | 1993-04-08 | 연상 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58242012A JPS60136097A (ja) | 1983-12-23 | 1983-12-23 | 連想メモリ装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1166654A Division JPH06105557B2 (ja) | 1989-06-30 | 1989-06-30 | 連想メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60136097A true JPS60136097A (ja) | 1985-07-19 |
Family
ID=17082944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58242012A Pending JPS60136097A (ja) | 1983-12-23 | 1983-12-23 | 連想メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4646271A (ja) |
JP (1) | JPS60136097A (ja) |
KR (1) | KR930008493B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161550A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体記憶回路 |
JPH03113897A (ja) * | 1989-09-27 | 1991-05-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100540964B1 (ko) * | 1997-12-26 | 2006-02-28 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0183885B1 (en) * | 1984-11-30 | 1989-04-05 | International Business Machines Corporation | Memory using conventional cells to perform a ram or an associative memory function |
US5173872A (en) * | 1985-06-13 | 1992-12-22 | Intel Corporation | Content addressable memory for microprocessor system |
US4972338A (en) * | 1985-06-13 | 1990-11-20 | Intel Corporation | Memory management for microprocessor system |
JPS6221357A (ja) * | 1985-07-22 | 1987-01-29 | Toshiba Corp | メモリシステム |
US4831585A (en) * | 1985-11-27 | 1989-05-16 | Massachusetts Institute Of Technology | Four transistor cross-coupled bitline content addressable memory |
US4758982A (en) * | 1986-01-08 | 1988-07-19 | Advanced Micro Devices, Inc. | Quasi content addressable memory |
JPS62165793A (ja) * | 1986-01-17 | 1987-07-22 | Toshiba Corp | 連想メモリ |
JPS62165794A (ja) * | 1986-01-17 | 1987-07-22 | Toshiba Corp | 連想記憶用メモリセル |
US4858180A (en) * | 1986-02-28 | 1989-08-15 | Data General Corporation | Content addressable memory and self-blocking driver |
JPS63281299A (ja) * | 1987-05-13 | 1988-11-17 | Hitachi Ltd | 連想メモリ装置 |
US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
US5341483A (en) * | 1987-12-22 | 1994-08-23 | Kendall Square Research Corporation | Dynamic hierarchial associative memory |
US5822578A (en) * | 1987-12-22 | 1998-10-13 | Sun Microsystems, Inc. | System for inserting instructions into processor instruction stream in order to perform interrupt processing |
US5761413A (en) * | 1987-12-22 | 1998-06-02 | Sun Microsystems, Inc. | Fault containment system for multiprocessor with shared memory |
US5251308A (en) * | 1987-12-22 | 1993-10-05 | Kendall Square Research Corporation | Shared memory multiprocessor with data hiding and post-store |
US5226039A (en) * | 1987-12-22 | 1993-07-06 | Kendall Square Research Corporation | Packet routing switch |
JPH01196792A (ja) * | 1988-01-29 | 1989-08-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0786847B2 (ja) * | 1988-08-09 | 1995-09-20 | 松下電器産業株式会社 | キャッシュメモリ |
US5153595A (en) * | 1990-03-26 | 1992-10-06 | Geophysical Survey Systems, Inc. | Range information from signal distortions |
US5130947A (en) * | 1990-10-22 | 1992-07-14 | Motorola, Inc. | Memory system for reliably writing addresses with reduced power consumption |
US5287304A (en) * | 1990-12-31 | 1994-02-15 | Texas Instruments Incorporated | Memory cell circuit and array |
CA2078312A1 (en) | 1991-09-20 | 1993-03-21 | Mark A. Kaufman | Digital data processor with improved paging |
CA2078310A1 (en) * | 1991-09-20 | 1993-03-21 | Mark A. Kaufman | Digital processor with distributed memory system |
US5327372A (en) * | 1992-01-17 | 1994-07-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
US5319590A (en) * | 1992-12-04 | 1994-06-07 | Hal Computer Systems, Inc. | Apparatus for storing "Don't Care" in a content addressable memory cell |
GB9303084D0 (en) * | 1993-02-16 | 1993-03-31 | Inmos Ltd | Programmable logic circuit |
US5299147A (en) * | 1993-02-22 | 1994-03-29 | Intergraph Corporation | Decoder scheme for fully associative translation-lookaside buffer |
JP3319105B2 (ja) * | 1993-12-15 | 2002-08-26 | 富士通株式会社 | 同期型メモリ |
US5396449A (en) * | 1993-12-21 | 1995-03-07 | International Business Machines Corporation | Fast content addressable memory with reduced power consumption |
US5513134A (en) * | 1995-02-21 | 1996-04-30 | Gte Laboratories Incorporated | ATM shared memory switch with content addressing |
US5563833A (en) * | 1995-03-03 | 1996-10-08 | International Business Machines Corporation | Using one memory to supply addresses to an associated memory during testing |
US5924125A (en) * | 1995-08-01 | 1999-07-13 | Arya; Siamak | Method and apparatus for parallel access to consecutive TLB entries |
US5880991A (en) * | 1997-04-14 | 1999-03-09 | International Business Machines Corporation | Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure |
US6424011B1 (en) | 1997-04-14 | 2002-07-23 | International Business Machines Corporation | Mixed memory integration with NVRAM, dram and sram cell structures on same substrate |
US5940852A (en) * | 1997-05-01 | 1999-08-17 | Altera Corporation | Memory cells configurable as CAM or RAM in programmable logic devices |
TW353234B (en) * | 1997-05-13 | 1999-02-21 | United Integrated Circuits Corp | Decoding method of silicon controlled rectifiers (SCR) structure ROM array |
US6263400B1 (en) * | 1997-08-21 | 2001-07-17 | Altera Corporation | Memory cells configurable as CAM or RAM in programmable logic devices |
US6199140B1 (en) | 1997-10-30 | 2001-03-06 | Netlogic Microsystems, Inc. | Multiport content addressable memory device and timing signals |
US6148364A (en) * | 1997-12-30 | 2000-11-14 | Netlogic Microsystems, Inc. | Method and apparatus for cascading content addressable memory devices |
US6147890A (en) * | 1997-12-30 | 2000-11-14 | Kawasaki Steel Corporation | FPGA with embedded content-addressable memory |
US6240485B1 (en) | 1998-05-11 | 2001-05-29 | Netlogic Microsystems, Inc. | Method and apparatus for implementing a learn instruction in a depth cascaded content addressable memory system |
US6219748B1 (en) | 1998-05-11 | 2001-04-17 | Netlogic Microsystems, Inc. | Method and apparatus for implementing a learn instruction in a content addressable memory device |
US6381673B1 (en) | 1998-07-06 | 2002-04-30 | Netlogic Microsystems, Inc. | Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device |
US6128207A (en) * | 1998-11-02 | 2000-10-03 | Integrated Device Technology, Inc. | Low-power content addressable memory cell |
US6574702B2 (en) | 1999-02-23 | 2003-06-03 | Netlogic Microsystems, Inc. | Method and apparatus for determining an exact match in a content addressable memory device |
US6460112B1 (en) | 1999-02-23 | 2002-10-01 | Netlogic Microsystems, Llc | Method and apparatus for determining a longest prefix match in a content addressable memory device |
US6892272B1 (en) | 1999-02-23 | 2005-05-10 | Netlogic Microsystems, Inc. | Method and apparatus for determining a longest prefix match in a content addressable memory device |
US6539455B1 (en) | 1999-02-23 | 2003-03-25 | Netlogic Microsystems, Inc. | Method and apparatus for determining an exact match in a ternary content addressable memory device |
US6499081B1 (en) | 1999-02-23 | 2002-12-24 | Netlogic Microsystems, Inc. | Method and apparatus for determining a longest prefix match in a segmented content addressable memory device |
US6452856B1 (en) * | 1999-02-26 | 2002-09-17 | Micron Technology, Inc. | DRAM technology compatible processor/memory chips |
US6137707A (en) * | 1999-03-26 | 2000-10-24 | Netlogic Microsystems | Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device |
US6101116A (en) * | 1999-06-30 | 2000-08-08 | Integrated Device Technology, Inc. | Six transistor content addressable memory cell |
US6275406B1 (en) | 1999-09-10 | 2001-08-14 | Sibercore Technologies, Inc. | Content address memory circuit with redundant array and method for implementing the same |
US6362990B1 (en) | 1999-09-10 | 2002-03-26 | Sibercore Technologies | Three port content addressable memory device and methods for implementing the same |
US6553453B1 (en) | 1999-09-10 | 2003-04-22 | Sibercore Technologies, Inc. | Variable width content addressable memory device for searching variable width data |
US6339539B1 (en) | 1999-09-10 | 2002-01-15 | Sibercore Technologies, Inc. | Content addressable memory having read/write capabilities that do not interrupt continuous search cycles |
US6392910B1 (en) | 1999-09-10 | 2002-05-21 | Sibercore Technologies, Inc. | Priority encoder with multiple match function for content addressable memories and methods for implementing the same |
US6944709B2 (en) * | 1999-09-23 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with block-programmable mask write mode, word width and priority |
US6567340B1 (en) | 1999-09-23 | 2003-05-20 | Netlogic Microsystems, Inc. | Memory storage cell based array of counters |
US7272027B2 (en) * | 1999-09-23 | 2007-09-18 | Netlogic Microsystems, Inc. | Priority circuit for content addressable memory |
US7143231B1 (en) | 1999-09-23 | 2006-11-28 | Netlogic Microsystems, Inc. | Method and apparatus for performing packet classification for policy-based packet routing |
US7487200B1 (en) | 1999-09-23 | 2009-02-03 | Netlogic Microsystems, Inc. | Method and apparatus for performing priority encoding in a segmented classification system |
US7110407B1 (en) | 1999-09-23 | 2006-09-19 | Netlogic Microsystems, Inc. | Method and apparatus for performing priority encoding in a segmented classification system using enable signals |
US6934795B2 (en) * | 1999-09-23 | 2005-08-23 | Netlogic Microsystems, Inc. | Content addressable memory with programmable word width and programmable priority |
US6259126B1 (en) | 1999-11-23 | 2001-07-10 | International Business Machines Corporation | Low cost mixed memory integration with FERAM |
US7301961B1 (en) | 2001-12-27 | 2007-11-27 | Cypress Semiconductor Corportion | Method and apparatus for configuring signal lines according to idle codes |
KR100435804B1 (ko) * | 2002-06-28 | 2004-06-10 | 삼성전자주식회사 | 터너리 내용 주소화 메모리 장치 |
US7112831B2 (en) * | 2003-05-06 | 2006-09-26 | Samsung Electronics Co., Ltd. | Ternary content addressable memory cell |
JP2005197345A (ja) * | 2004-01-05 | 2005-07-21 | Hitachi Ltd | 半導体装置 |
US7467256B2 (en) * | 2004-12-28 | 2008-12-16 | Intel Corporation | Processor having content addressable memory for block-based queue structures |
US7324362B1 (en) | 2005-03-01 | 2008-01-29 | Netlogic Microsystems Inc. | Content addressable memory cell configurable between multiple modes and method therefor |
US7298635B1 (en) | 2005-03-15 | 2007-11-20 | Netlogic Microsystems, Inc. | Content addressable memory (CAM) cell with single ended write multiplexing |
US7450409B1 (en) | 2005-03-21 | 2008-11-11 | Netlogic Microsystems, Inc. | Content addressable memory (CAM) cell having column-wise conditional data pre-write |
US7570503B1 (en) | 2005-05-20 | 2009-08-04 | Netlogic Microsystems, Inc. | Ternary content addressable memory (TCAM) cells with low signal line numbers |
US7417882B1 (en) | 2005-09-21 | 2008-08-26 | Netlogics Microsystems, Inc. | Content addressable memory device |
US7911818B2 (en) * | 2009-03-16 | 2011-03-22 | Netlogic Microsystems, Inc. | Content addressable memory having bidirectional lines that support passing read/write data and search data |
JP2013030254A (ja) * | 2011-07-29 | 2013-02-07 | Toshiba Corp | 半導体記憶装置、情報処理装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5258328A (en) * | 1975-11-05 | 1977-05-13 | American Micro Syst | Sensitive amplifier |
JPS538466A (en) * | 1976-07-13 | 1978-01-25 | Ogura Clutch Co Ltd | Electrical hydraulic clutch |
JPS53136447A (en) * | 1977-05-02 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Associative memory |
JPS5548386A (en) * | 1979-06-18 | 1980-04-07 | Seikenkai | Novel mocroorganism and fecal matter deodorant |
JPS56127990A (en) * | 1980-03-07 | 1981-10-07 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Level control circuit |
JPS5868287A (ja) * | 1981-09-30 | 1983-04-23 | シ−メンス・アクチエンゲゼルシヤフト | キヤツシユメモリおよびその作動方法 |
JPS59146493A (ja) * | 1983-02-10 | 1984-08-22 | Matsushita Electric Ind Co Ltd | 連想記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3402398A (en) * | 1964-08-31 | 1968-09-17 | Bunker Ramo | Plural content addressed memories with a common sensing circuit |
US4532606A (en) * | 1983-07-14 | 1985-07-30 | Burroughs Corporation | Content addressable memory cell with shift capability |
-
1983
- 1983-12-23 JP JP58242012A patent/JPS60136097A/ja active Pending
-
1984
- 1984-12-18 KR KR1019840008078A patent/KR930008493B1/ko not_active IP Right Cessation
- 1984-12-19 US US06/683,611 patent/US4646271A/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5258328A (en) * | 1975-11-05 | 1977-05-13 | American Micro Syst | Sensitive amplifier |
JPS538466A (en) * | 1976-07-13 | 1978-01-25 | Ogura Clutch Co Ltd | Electrical hydraulic clutch |
JPS53136447A (en) * | 1977-05-02 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Associative memory |
JPS5548386A (en) * | 1979-06-18 | 1980-04-07 | Seikenkai | Novel mocroorganism and fecal matter deodorant |
JPS56127990A (en) * | 1980-03-07 | 1981-10-07 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Level control circuit |
JPS5868287A (ja) * | 1981-09-30 | 1983-04-23 | シ−メンス・アクチエンゲゼルシヤフト | キヤツシユメモリおよびその作動方法 |
JPS59146493A (ja) * | 1983-02-10 | 1984-08-22 | Matsushita Electric Ind Co Ltd | 連想記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161550A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体記憶回路 |
JPH03113897A (ja) * | 1989-09-27 | 1991-05-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100540964B1 (ko) * | 1997-12-26 | 2006-02-28 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 |
Also Published As
Publication number | Publication date |
---|---|
KR930008493B1 (ko) | 1993-09-07 |
KR850004688A (ko) | 1985-07-25 |
US4646271A (en) | 1987-02-24 |
US4646271B1 (ja) | 1993-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60136097A (ja) | 連想メモリ装置 | |
US5752260A (en) | High-speed, multiple-port, interleaved cache with arbitration of multiple access addresses | |
US6389507B1 (en) | Memory device search system and method | |
US8711638B2 (en) | Using storage cells to perform computation | |
US4823259A (en) | High speed buffer store arrangement for quick wide transfer of data | |
US6175514B1 (en) | Content addressable memory device | |
US6845024B1 (en) | Result compare circuit and method for content addressable memory (CAM) device | |
US4780845A (en) | High density, dynamic, content-addressable memory cell | |
US5787458A (en) | Content addressable memory of a simple construction capable of retrieving a variable word length data | |
US6480931B1 (en) | Content addressable storage apparatus and register mapper architecture | |
US9076527B2 (en) | Charge sharing in a TCAM array | |
US7185141B1 (en) | Apparatus and method for associating information values with portions of a content addressable memory (CAM) device | |
US6374325B1 (en) | Content addressable memory (CAM) | |
US6404696B1 (en) | Random access memory with divided memory banks and data read/write architecture therefor | |
US4884270A (en) | Easily cascadable and testable cache memory | |
US6766317B2 (en) | Range check cell and a method for the use thereof | |
US4799192A (en) | Three-transistor content addressable memory | |
JPS63281299A (ja) | 連想メモリ装置 | |
US5463751A (en) | Memory device having address translator and comparator for comparing memory cell array outputs | |
US6898100B2 (en) | Semiconductor memory device used for cache memory | |
EP1526546A1 (en) | Magnitude (relational) content addressable memory | |
JPH06105557B2 (ja) | 連想メモリ装置 | |
JPH05282877A (ja) | 半導体記憶装置 | |
KR930006718B1 (ko) | 연상 메모리 장치 | |
US6874068B1 (en) | Shared memory |