KR930008493B1 - 연상 메모리 장치 - Google Patents

연상 메모리 장치 Download PDF

Info

Publication number
KR930008493B1
KR930008493B1 KR1019840008078A KR840008078A KR930008493B1 KR 930008493 B1 KR930008493 B1 KR 930008493B1 KR 1019840008078 A KR1019840008078 A KR 1019840008078A KR 840008078 A KR840008078 A KR 840008078A KR 930008493 B1 KR930008493 B1 KR 930008493B1
Authority
KR
South Korea
Prior art keywords
word
associative memory
data
line
random access
Prior art date
Application number
KR1019840008078A
Other languages
English (en)
Other versions
KR850004688A (ko
Inventor
구니오 우찌야마
다다히꼬 니시무까이
Original Assignee
가부시끼가이샤 히다찌세이샤꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17082944&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR930008493(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시끼가이샤 히다찌세이샤꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이샤꾸쇼
Publication of KR850004688A publication Critical patent/KR850004688A/ko
Priority to KR1019930005878A priority Critical patent/KR930006718B1/ko
Application granted granted Critical
Publication of KR930008493B1 publication Critical patent/KR930008493B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

연상 메모리 장치
제 1 도는 종래 장치의 구성도.
제 2 도는 본 발명의 실시예를 도시한 전체 구성도.
제 3 도는 CAM 셀의 회로도.
제 4 도는 RAM 셀의 회로도.
본 발명은 VLSI에 적합한 연상 메모리(이하, CAM이라 한다)에 관한 것이다.
CAM이라고 하는 것은 일치를 취하고자 하는 내용에 따라 내부를 어드레스하는 메모리이다. 이 CAM은 여러개의 데이타를 병렬로 검색할 때에 유효하다. 계산기의 분야에서는 캐쉬 메모리의 어드레스 어레이, 어드레스 변환용의 TLB(Translation Lookaside Buffer)등 각종의 이용분야가 고려된다. 그러나, CAM의 비트당의 코스트는 랜덤 액세스 메모리(이하, RAM이라 한다)보다도 높기 때문에 현재 상태에서는 그다지 이용되고 있지 않지만, LSI의 집적도 향상에 따라 금후에도 다방면으로 사용될 가능성을 갖고 있다.
제 1 도에 CAM을 이용한 종래의 연상 메모리 장치를 도시한다. (100), (120)은 각각 CAM, RAM의 어레이 부분이다. (110a)~(110n)의 CAM의 각워드에는 검색되는 키가 저장되어 있다. (120a)~(120n)의 RAM의 각워드에는 CAM에 저장되어 있는 각키에 대응한 데이타가 저장되어 있다. CAM 과 RAM의 각워드에 신호선(130a)~(130n)에 의해 직접 접속되어 있다. 이 신호선은 CAM측에서 보면 워드 일치선이고, RAM측에서 보면 워드 선택선으로 되어 있다. 신호선(140)에서 검색하고자 하는 키를 입력하면, CAM의 각워드에 저장된 키와 병렬로 비교되면, 일치한 워드의 워드 일치선이 어서트된다. 이것에 의해, 대응하는 RAM의 워드 선택선이 어서트되고, 일치 키에 속한 데이타가 CAM에서 신호선(150)을 거쳐서 리드된다. 이와 같은 연상 메모리 장치를 사용한 캐쉬 메모리의 예로서 일본국 특허 공개공보 소화 58-68287에 개재된 것이 있다.
이와 같은 메모리 장치에 있어서, 제 1 의 결점은 CAM 및 RAM에 동시에 키 및 데이타를 저장할 수 없는 것이다. 즉, 일단 CAM의 워드에 키를 저장한 후, 신호선(140)에 동일 키를 입력하는 것에 의해 RAM의 워드 선택선을 선택한 후 신호선(150)을 거쳐서 RAM의 워드에 데이타를 라이트할 필요가 있다. 제 2 의 결점은 RAM의 워드 선택선이 CAM의 워드 일치선과 직접 접속되어 있기 때문에, RAM의 임의의 워드선은 선택하는 것이 곤란하다. 즉, RAM의 어떤 임의의 워드선을 선택하기 위해서는 미리 CAM의 대응워드에 소정의 키를 저장해 두고, 그후 그 키를 CAM에 입력하지 않으면 안되었다.
본 발명의 목적은 종래 장치의 결점을 보완하고, 또한 종래 장치에 비해 하드 웨어의 증가가 소량이며 VLSI화에 적합한 규칙 구조를 갖는 연상 메모리 장치를 제공하는 것이다.
본 발명에서는 종래 장치의 결점을 보완하기 위해, CAM측의 워드 일치선과 RAM측의 워드 선택선 사이에 셀렉터를 마련하고, 셀렉터 입력의 한쪽을 CAM의 일치선으로 하고, 다른 쪽을 CAM의 워드 선택선으로 하며, 셀렉터 출력을 RAM의 워드 선택선에 연결하는 구성으로 하였다. 이 구성에 있어서, 셀렉터 입력의 워드 일치선측을 선택하는 것에 의해 상기 장치를 연상 메모리를 활용하여 사용할 수 있고, 또 셀렉터 입력의 워드 선택선측을 선택하는 것에 의해 장치 전체를 RAM으로 하여 사용할 수 있도록 하는 것을 특징으로 한다.
이하, 본 발명의 1 실시예를 도면에 따라 상세하게 설명한다. 제 2 도는 연상 메모리 장치의 전체 장치를 전체 구성을 도시한 도면이다. 이 장치는 CAM 어레이(210)과 RAM 어레이(220)의 두개의 어레이부를 갖는다. CAM 어레이는 1비트×n워드 구성이고, 각비트는 하나의 CAM 셀(230)으로 이루어진다. CAM 어레이의 각워드는 1개의 CAM 셀(230)으로 구성되고, 각 셀은 워드 단위로 CAM측 워드 선택선(250) (Wo~Wn)과 워드 일치선(260)에 접속되어 있다. 워드 일치선(260)의 한쪽끝에는 부하 MOS 트랜지스터(300)이 접속되고, 부하 MOS 트랜지스터(300)의 한쪽은 전원(Vcc)에 연결된다. 또, CAM 어레이(210)의 각셀(230)(CAM 셀이라 한다) 은 비트마다 데이타선(310)
Figure kpo00001
에 접속된다. 각비트의 데이타선은 극성이 다른 2개의 선으로 이루어진다.
한편, RAM 어레이(220)은 m비트×n워드 구성이고, 각비트는 하나의 셀(240)(RAM 셀이라 한다)으로 이루어진다. RAM 어레이(220)의 각워드는 m개의 RAM 셀(240)으로 구성되고, 각셀을 워드 단위로 RAM측 워드 선택선(Xo~Xn)(270)에 접속되어 있다. 또, RAM 어레이(220)의 각 RAM 셀(240)은 비트마다 데이타선
Figure kpo00002
(320)에 접속되어 있다. 각 비트의 데이타선은 극성이 다른 2개의 선으로 이루어진다.
CAM어레이(210)과 RAM 어레이(220) 사이에는 2입력 n비트의 셀렉터(280)이 있다. 셀렉터(280)은 CAM 어레이(210), RAM 어레이(220)의 워드에 대응시켜서 n개 마련된다. 셀렉터(280)의 하나의 입력에는 CAM 어레이(210)의 워드 일치선(260)이 접속되고, 다른쪽의 입력에는 CAM측 워드 선택선 (250)이 접속된다. 셀렉터(280)의 출력은 RAM측 워드 선택선(270)에 접속된다. 셀렉터(280)의 입력 선택은 셀렉터제어선(이하, SC라고 한다)(290)에 의해서 제어된다. 즉, SC(290)이 어서트(논리"1")되면 워드 일치선(260)측이 선택되고, SC(290)이 네게이트 (논리"0")되면, CAM측 워드 선택선(250)측이 선택된다. 이 셀렉터(280)으로서는 예를들면 3입력, 3제어 입력, 1출력을 갖고, 3제어 입력의 어느것인가 하나를 하이레벨로 선택하는 것에 의해서 3입력의 어느것인가 하나를 선택하여 1출력으로 전달하도록 구성된 멀티플랙서를 사용할 수 있다.
이상, 본 장치의 구성은 규칙적이고 LSI로 용이하게 실현할 수 있는 구조로 되어 있다.
제 3 도 , 제 4 도는 각각 CAM 셀(230)과 RAM 셀(240)의 회로예를 도시한 것이다. 제 3 도의 MOS 트랜지스터 T5~T8및 제 4 도의 MOS 트랜지스터 T11~T14는 각각 스테이틱인 플립 플롭을 구성하고, 각각 1비트의 데이타가 저장된다. 이 데이타는 CAM측 워드 선택선(Wi) (250) 또는 RAM특 워드 선택선(Xi) (270)을 어서트하는 것에 의해, MOS 트랜지스터 T9, T10또는 R15, T16이 온상태로 되고, 데이타선
Figure kpo00003
또는 데이타선(
Figure kpo00004
)(320)에서 리드된다. 라이트할 경우에는 워드 선택선을 어서트하여 데이타선에 데이타를 흐르게 한다.
제 3 도의 CAM 셀(230)은 플립 플롭 T5~T8에 저장된 데이타와 데이타선(310)상의 데이타가 일치하는지 일치하지 않는지를 판정하는 기능을 갖는다. MOS 트랜지스터 T1~T4가 그 기능을 담당하는 부분이며, 불일치하는 경우에는 MOS 트랜지스터 T1과 T2가 양쪽 모두 온상태로 되거나 또는 MOS 트랜지스터 T3과 T4가 양쪽 모두 온상태로 되어 워드 일치선(260)이 접지된다. 제 2 도에 도시한 바와 같이, 워드 일치선(260)은 워드를 구성하는 CAM 셀(230)의 전체 비트에 연결되어 있기 때문에, 데이타선(310)으로 흐르게 하는 1비트의 데이타와 CAM 어레이(210)의 워드에 저장되어 있는 데이타가 불일치하는 경우에는 대응하는 워드 일치선(260)이 접지되고, 즉 네게이트(논리"0") 상태로 된다. 반대로, 일치한 경우에는 높은 전압 레이벨을 갖고, 어서트(논리"1") 상태로 된다. 이와 같이, CAM 어레이(210)의 데이타선(310)에 데이타를 흐르게 하는 것에 의해, 각 워드의 내용이 검색되어 일치한 워드에 대한 워드 일치선(260)이 어서트된다.
제 2 도의 연상 메모리 장치는 개략 두개의 모드를 갖는다. 하나의 모드에서는 CAM 어레이(210)의 연상 기능을 살려서 그 연상 결과에 따라서 RAM 어레이(220)을 액세스한다. 이것은 SC(290)을 어서트하는 것에 의해 실현된다. 상술한 바와 같이, 이 상태에서는 셀렉터(280)을 거쳐서 CAM 어레이(210)과 RAM 어레이(220)의 각워드에 워드 일치선(260)과 RAM측 워드 선택선(240)이 연결된다. 이 때문에, CAM측 데이타선(310)에 데이타를 흐르게 하면, 그 데이타와 일치한 내용이 저장되어 있는 CAM 어레이(210)의 워드에 대응하는 워드 일처선(260)이 어서트 되고, 또 대응하는 RAM 어레이(220)의 워드 선택선(270)이 어서트 되어 RAM측 데이타선(320)에 그 워드에 저장된 데이타가 리드된다. 또, 이 상태에서 RAM측 데이타선(320)에 데이타를 부여하면, 선택된 워드에서 그 데이타가 라이트된다.
연상 메모리 장치와 또 하나의 모드에서는 장치 전체를 통상의 RAM 어레이와 동일하게 사용하는 모드이다. 이것은 SC(290)을 네게이트하는 것에 의해 실현된다. 이 상태에서 CAM 어레이(210)측의 워드 선택선(250)은 셀렉터(280)을 거쳐서 RAM 어레이(220)측의 워드 선택선(270)에 접속된다. 이 때문에, 장치 전체로서 (1＋m)비트×워드의 RAM 어레이가 구성된 것으로 된다. CAM측 워드 선택선(250)을 어서트하는 것에 의해 대응하는 RAM측 워드 선택선(270)도 어서트되어 전체로서(1＋m)비트의 셀의 워드 선택선이 어서트된 것으로 된다. 이것에 의해 CAM 어레이, RAM 어레이의 동일 워드에 대한 리드/라이트가 동시에 가능하게 된다. 본 발명의 연상 메모리 장치는 규칙적인 구조로 되어 있기 때문에 VLSI화에 적합하고, 또 쓸데없는 배선 에리어가 필요하지 않기 때문에 칩면적의 유효 이용이 가능하다.
기능적으로 CAM 어레이의 연상 결과에 의한 RAM 어레이의 액세스와 장치 전체를 RAM 어레이로 한 액세스가 가능하다.
따라서, CAM 워드에 키를 저장하는 동작과 RAM의 워드에 데이타를 라이트하는 동작을 동시에 실행할 수 있다.
또, RAM 의 임의의 워드선을 선택하는 것을 용이하게 할 수 있어 RAM으로의 데이타의 라이트를 간단하게 할 수 있다.
이와 같이, 본 발명에 의하면 극히 융통성이 높고 또 응용 범위가 넓은 연상 메모리 장치를 제공할 수 있다.

Claims (7)

  1. 제 1 의 모드에서 연상 메모리(210)의 키의 비교동작에 따라서 랜덤 액세스 메모리(220)을 연상 액세스 하는 한편, 제 2 의 모드에서 상기 연상 메모리의 키의 비교 동작과 관계없이 상기 랜덤 액세스 메모리를 임의로 액세스하도록 구성된 연상 메모리 장치로서, 상기 연상 메모리는 행방향으로 배치된 여러개의 워드 일치선(260) 및 각각의 워드 일치선에 대응하여 마련된 여러개의 워드 선택선(250), 열방향으로 배치된 여러개의 데이타선(310), 상기 여러개의 워드 및 상기 여러개의 워드 선택선(250), 열방향으로 배치된 여러개의 데이타선(310), 상기 여러개의 워드 및 상기 여러개의 워드 선택선과 상기 여러개의 데이타선 및 상기 여러개의 워드 일치선에 접속된 여러개의 연상 메모리 셀(230)을 갖고 이루어지고, 상기 여러개의 연상 메모리 셀의 각각은 상기 데이타선 데이타를 저장하는 수단(T5~T10), 상기 저장 수단에 저장된 데이타와 상기 데이타선의 데이타를 비교하고 이 비교 결과에 따라서 상기 워드 일치선의 전위를 제어하는 비교 제어수단(T1~T4)로 구성되어 이루어지고, 상기 랜럼 액세스 메모리는 행방향으로 배치되어 상기 연상 메모리의 각각의 워드 일치선에 대응해서 마련된 여러개의 워드 선택신호(270), 열방향으로 배치된 여러개의 데이타선(320), 상기 여러개의 워드 선택선과 상기 여러개의 데이타선에 접속된 여러개의 랜덤 액세스 메모리셀(240)을 구비해서 이루어지고, 상기 연상 메모리 장치는 상기 연상 메모리의 상기 여러개의 워드 일치선의 일치 및 불일치 신호를 각각 대응하는 상기 랜덤 액세스 메모리의 상기 여러개의 워드 선택선에 전달하거나 또는 상기 여러개의 워드 일치 및 불일치 신호와는 다른 여러개의 워드 선택신호를 상기 랜덤 액세스 메모리의 각각 대응하는 상기 여러개의 워드 선택선에 전달하기 위한 선택 수단(280)을 또 구비해서 이루어지고, 상기 선택 수단에는 제어 신호(290)이 인가되고, 상기 제어 신호가 연상 동작을 실행하기 위한 제 1 의 상태일 때에, 상기 선택 수단은 상기 연상 메모리의 상기 여러개의 비교 제어 수단의 상기 비교 결과에 따르는 여러개의 워드 일치 및 불일치 신호를 상기 랜덤 액세스 메모리의 상기 여러개의 워드 선택선에 전달하는 것에 의해 상기 제 1 의 모드의 연상 액세스를 실행하며, 상기 제어신호가 상기 제 1 의 상태와 다른 제 2 의 상태일 때에, 상기 선택 수단은 상기 랜덤 액세스 메모리의 상기 여러개의 워드 선택선에 적어도 상기 여러개의 워드 일치 및 불일치 신호와는 다른 여러개의 워드 선택 신호를 전달하게 하는 것에 의해 상기 제 2 의 모드의 임의의 액세스를 실행하는 것을 특징으로 하는 연상 메모리 장치.
  2. 제 1 항에 있어서, 상기 연상 메모리의 상기 저장 수단에 저장된 상기 데이타와 상기 연상 메모리의 상기 데이타선의 상기 데이타가 일치할 때에, 상기 비교 제어 수단은 상기 워드 일치선의 전위를 제 1 의 전위로 제어하고, 상기 연상 메모리의 상기 저장 수단에 저장된 상기 데이타와 상기 연상 메모리의 상기 데이타선의 상기 데이타가 불일치할때에, 상기 비교 제어 수단은 상기 워드 일치선의 전위를 상기 제 1 의 전위와 다른 제 2 의 전위로 제어하는 것을 특징으로 하는 연상 메모리 장치.
  3. 제 2 항에 있어서, 상기 연상 메모리 장치는 계산기의 캐쉬 메모리 또는 TLB인 것을 특징으로 하는 연상 메모리 장치.
  4. 제 3 항에 있어서, 상기 연상 메모리 장치는 LSI칩에 형성되는 연상 메모리 장치인 것을 특징으로 하는 연상 메모리 장치.
  5. 제 4 항에 있어서, 상기 제어 신호가 상기 제 2 의 상태일 때에, 상기 선택 수단은 상기 여러개의 워드 일치 및 불일치 신호와 다른 상기 여러개의 워드 선택 신호를 상기 연상 메모리의 상기 여러개의 워드 선택선에도 전달하도록 동작가능한 것을 특징으로 하는 연상 메모리 장치.
  6. 제 5 항에 있어서, 상기 제어 신호가 상기 제 2 의 상태인 것에 의해, 상기 선택 수단이 상기 여러개의 워드 일치 및 불일치 신호와 다른 상기 여러개의 워드 선택 신호를 상기 연상 메모리의 상기 여러개의 워드 선택선과 상기 랜덤 액세스 메모리의 상기 여러개의 워드 선택선에 전달할 때, 상기 연상 메모리와 상기 랜덤 액세스 메모리에 데이타를 각각 라이트하는 것을 특징으로 하는 연상 메모리 장치.
  7. 제 2 항 내지 제 6 항중 어느 한 항에 있어서, 상기 연상 메모리는 상기 저장 수단으로서의 스테이틱형 MOS 플립 플롭(T5~T8), 상기 비교 제어 수단으로서의 여러개의 MOS 트랜지스터(T1~T4) 및 전송 MOS 트랜지스터(T9~T10)에 의해 구성되고, 상기 전송 MOS 트랜지스터의 게이트는 상기 연상 메모리의 상기 워드 선택선(250)에 접속되고, 상기 스테이틱형 MOS 플립 플롭의 정보 유지 노드는 상기 전송 MOS 트랜지스터의 소스-드레인 경로를 거쳐서 상기 연상 메모리의 상기 데이타선(310)에 접속되며, 상기 랜덤 액세스 메모리 셀은 스테이틱형 MOS 플립 플롭(T11~T14)와 전송 MOS 트랜지스터(T15, T16)에 의해 구성되고, 상기 전송 MOS 트랜지스터의 게이트는 상기 랜덤 액세스 메모리의 상기 워드 선택선(270)에 접속되고, 상기 스테이틱형 MOS 플립 플롭의 정보 유지 노드는 상기 전송 MOS 트랜지스터의 소스-드레인 경로를 거쳐서 상기 랜덤 액세스 메모리의 상기 데이타선(320)에 접속되어 이루어지는 것을 특징으로 하는 연상 메모리 장치.
KR1019840008078A 1983-12-23 1984-12-18 연상 메모리 장치 KR930008493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930005878A KR930006718B1 (ko) 1983-12-23 1993-04-08 연상 메모리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP83-242012 1983-12-23
JP58-242012 1983-12-23
JP58242012A JPS60136097A (ja) 1983-12-23 1983-12-23 連想メモリ装置

Publications (2)

Publication Number Publication Date
KR850004688A KR850004688A (ko) 1985-07-25
KR930008493B1 true KR930008493B1 (ko) 1993-09-07

Family

ID=17082944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008078A KR930008493B1 (ko) 1983-12-23 1984-12-18 연상 메모리 장치

Country Status (3)

Country Link
US (1) US4646271A (ko)
JP (1) JPS60136097A (ko)
KR (1) KR930008493B1 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0183885B1 (en) * 1984-11-30 1989-04-05 International Business Machines Corporation Memory using conventional cells to perform a ram or an associative memory function
US5173872A (en) * 1985-06-13 1992-12-22 Intel Corporation Content addressable memory for microprocessor system
US4972338A (en) * 1985-06-13 1990-11-20 Intel Corporation Memory management for microprocessor system
JPS6221357A (ja) * 1985-07-22 1987-01-29 Toshiba Corp メモリシステム
US4831585A (en) * 1985-11-27 1989-05-16 Massachusetts Institute Of Technology Four transistor cross-coupled bitline content addressable memory
US4758982A (en) * 1986-01-08 1988-07-19 Advanced Micro Devices, Inc. Quasi content addressable memory
JPS62165793A (ja) * 1986-01-17 1987-07-22 Toshiba Corp 連想メモリ
JPS62165794A (ja) * 1986-01-17 1987-07-22 Toshiba Corp 連想記憶用メモリセル
US4858180A (en) * 1986-02-28 1989-08-15 Data General Corporation Content addressable memory and self-blocking driver
JPS63281299A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 連想メモリ装置
JP2635065B2 (ja) * 1987-12-18 1997-07-30 株式会社日立製作所 半導体記憶回路
US5226039A (en) * 1987-12-22 1993-07-06 Kendall Square Research Corporation Packet routing switch
US5341483A (en) * 1987-12-22 1994-08-23 Kendall Square Research Corporation Dynamic hierarchial associative memory
US5251308A (en) * 1987-12-22 1993-10-05 Kendall Square Research Corporation Shared memory multiprocessor with data hiding and post-store
US5822578A (en) * 1987-12-22 1998-10-13 Sun Microsystems, Inc. System for inserting instructions into processor instruction stream in order to perform interrupt processing
US5055999A (en) 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5761413A (en) * 1987-12-22 1998-06-02 Sun Microsystems, Inc. Fault containment system for multiprocessor with shared memory
JPH01196792A (ja) * 1988-01-29 1989-08-08 Mitsubishi Electric Corp 半導体記憶装置
JPH0786847B2 (ja) * 1988-08-09 1995-09-20 松下電器産業株式会社 キャッシュメモリ
JP2575061B2 (ja) * 1989-09-27 1997-01-22 三菱電機株式会社 半導体記憶装置
US5153595A (en) * 1990-03-26 1992-10-06 Geophysical Survey Systems, Inc. Range information from signal distortions
US5130947A (en) * 1990-10-22 1992-07-14 Motorola, Inc. Memory system for reliably writing addresses with reduced power consumption
US5287304A (en) * 1990-12-31 1994-02-15 Texas Instruments Incorporated Memory cell circuit and array
CA2078310A1 (en) * 1991-09-20 1993-03-21 Mark A. Kaufman Digital processor with distributed memory system
CA2078312A1 (en) 1991-09-20 1993-03-21 Mark A. Kaufman Digital data processor with improved paging
US5327372A (en) * 1992-01-17 1994-07-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US5319590A (en) * 1992-12-04 1994-06-07 Hal Computer Systems, Inc. Apparatus for storing "Don't Care" in a content addressable memory cell
GB9303084D0 (en) * 1993-02-16 1993-03-31 Inmos Ltd Programmable logic circuit
US5299147A (en) * 1993-02-22 1994-03-29 Intergraph Corporation Decoder scheme for fully associative translation-lookaside buffer
JP3319105B2 (ja) * 1993-12-15 2002-08-26 富士通株式会社 同期型メモリ
US5396449A (en) * 1993-12-21 1995-03-07 International Business Machines Corporation Fast content addressable memory with reduced power consumption
US5513134A (en) * 1995-02-21 1996-04-30 Gte Laboratories Incorporated ATM shared memory switch with content addressing
US5563833A (en) * 1995-03-03 1996-10-08 International Business Machines Corporation Using one memory to supply addresses to an associated memory during testing
US5924125A (en) * 1995-08-01 1999-07-13 Arya; Siamak Method and apparatus for parallel access to consecutive TLB entries
US5880991A (en) * 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
US6424011B1 (en) 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
US5940852A (en) * 1997-05-01 1999-08-17 Altera Corporation Memory cells configurable as CAM or RAM in programmable logic devices
TW353234B (en) * 1997-05-13 1999-02-21 United Integrated Circuits Corp Decoding method of silicon controlled rectifiers (SCR) structure ROM array
US6263400B1 (en) * 1997-08-21 2001-07-17 Altera Corporation Memory cells configurable as CAM or RAM in programmable logic devices
US6148364A (en) * 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
US6199140B1 (en) * 1997-10-30 2001-03-06 Netlogic Microsystems, Inc. Multiport content addressable memory device and timing signals
JP3732637B2 (ja) * 1997-12-26 2006-01-05 株式会社ルネサステクノロジ 記憶装置、記憶装置のアクセス方法及び半導体装置
US6147890A (en) * 1997-12-30 2000-11-14 Kawasaki Steel Corporation FPGA with embedded content-addressable memory
US6219748B1 (en) 1998-05-11 2001-04-17 Netlogic Microsystems, Inc. Method and apparatus for implementing a learn instruction in a content addressable memory device
US6240485B1 (en) 1998-05-11 2001-05-29 Netlogic Microsystems, Inc. Method and apparatus for implementing a learn instruction in a depth cascaded content addressable memory system
US6381673B1 (en) 1998-07-06 2002-04-30 Netlogic Microsystems, Inc. Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device
US6128207A (en) * 1998-11-02 2000-10-03 Integrated Device Technology, Inc. Low-power content addressable memory cell
US6499081B1 (en) 1999-02-23 2002-12-24 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
US6539455B1 (en) 1999-02-23 2003-03-25 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a ternary content addressable memory device
US6892272B1 (en) 1999-02-23 2005-05-10 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a content addressable memory device
US6574702B2 (en) 1999-02-23 2003-06-03 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a content addressable memory device
US6460112B1 (en) 1999-02-23 2002-10-01 Netlogic Microsystems, Llc Method and apparatus for determining a longest prefix match in a content addressable memory device
US6452856B1 (en) * 1999-02-26 2002-09-17 Micron Technology, Inc. DRAM technology compatible processor/memory chips
US6137707A (en) * 1999-03-26 2000-10-24 Netlogic Microsystems Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device
US6101116A (en) * 1999-06-30 2000-08-08 Integrated Device Technology, Inc. Six transistor content addressable memory cell
US6392910B1 (en) 1999-09-10 2002-05-21 Sibercore Technologies, Inc. Priority encoder with multiple match function for content addressable memories and methods for implementing the same
US6275406B1 (en) 1999-09-10 2001-08-14 Sibercore Technologies, Inc. Content address memory circuit with redundant array and method for implementing the same
US6553453B1 (en) 1999-09-10 2003-04-22 Sibercore Technologies, Inc. Variable width content addressable memory device for searching variable width data
US6339539B1 (en) 1999-09-10 2002-01-15 Sibercore Technologies, Inc. Content addressable memory having read/write capabilities that do not interrupt continuous search cycles
US6362990B1 (en) 1999-09-10 2002-03-26 Sibercore Technologies Three port content addressable memory device and methods for implementing the same
US6934795B2 (en) * 1999-09-23 2005-08-23 Netlogic Microsystems, Inc. Content addressable memory with programmable word width and programmable priority
US7272027B2 (en) * 1999-09-23 2007-09-18 Netlogic Microsystems, Inc. Priority circuit for content addressable memory
US6944709B2 (en) * 1999-09-23 2005-09-13 Netlogic Microsystems, Inc. Content addressable memory with block-programmable mask write mode, word width and priority
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US7143231B1 (en) 1999-09-23 2006-11-28 Netlogic Microsystems, Inc. Method and apparatus for performing packet classification for policy-based packet routing
US7487200B1 (en) 1999-09-23 2009-02-03 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system
US7110407B1 (en) 1999-09-23 2006-09-19 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system using enable signals
US6259126B1 (en) 1999-11-23 2001-07-10 International Business Machines Corporation Low cost mixed memory integration with FERAM
US7301961B1 (en) 2001-12-27 2007-11-27 Cypress Semiconductor Corportion Method and apparatus for configuring signal lines according to idle codes
KR100435804B1 (ko) * 2002-06-28 2004-06-10 삼성전자주식회사 터너리 내용 주소화 메모리 장치
US7112831B2 (en) * 2003-05-06 2006-09-26 Samsung Electronics Co., Ltd. Ternary content addressable memory cell
JP2005197345A (ja) * 2004-01-05 2005-07-21 Hitachi Ltd 半導体装置
US7467256B2 (en) * 2004-12-28 2008-12-16 Intel Corporation Processor having content addressable memory for block-based queue structures
US7324362B1 (en) 2005-03-01 2008-01-29 Netlogic Microsystems Inc. Content addressable memory cell configurable between multiple modes and method therefor
US7298635B1 (en) 2005-03-15 2007-11-20 Netlogic Microsystems, Inc. Content addressable memory (CAM) cell with single ended write multiplexing
US7450409B1 (en) 2005-03-21 2008-11-11 Netlogic Microsystems, Inc. Content addressable memory (CAM) cell having column-wise conditional data pre-write
US7570503B1 (en) 2005-05-20 2009-08-04 Netlogic Microsystems, Inc. Ternary content addressable memory (TCAM) cells with low signal line numbers
US7417882B1 (en) 2005-09-21 2008-08-26 Netlogics Microsystems, Inc. Content addressable memory device
US7911818B2 (en) * 2009-03-16 2011-03-22 Netlogic Microsystems, Inc. Content addressable memory having bidirectional lines that support passing read/write data and search data
JP2013030254A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体記憶装置、情報処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3402398A (en) * 1964-08-31 1968-09-17 Bunker Ramo Plural content addressed memories with a common sensing circuit
US4045785A (en) * 1975-11-05 1977-08-30 American Microsystems, Inc. Sense amplifier for static memory device
JPS538466A (en) * 1976-07-13 1978-01-25 Ogura Clutch Co Ltd Electrical hydraulic clutch
JPS53136447A (en) * 1977-05-02 1978-11-29 Nippon Telegr & Teleph Corp <Ntt> Associative memory
JPS5548386A (en) * 1979-06-18 1980-04-07 Seikenkai Novel mocroorganism and fecal matter deodorant
JPS56127990A (en) * 1980-03-07 1981-10-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Level control circuit
DE3138973A1 (de) * 1981-09-30 1983-04-21 Siemens AG, 1000 Berlin und 8000 München Vlsi-gerechter onchip mikroprozessorcachespeicher und verfahren zu seinem betrieb
JPS59146493A (ja) * 1983-02-10 1984-08-22 Matsushita Electric Ind Co Ltd 連想記憶装置
US4532606A (en) * 1983-07-14 1985-07-30 Burroughs Corporation Content addressable memory cell with shift capability

Also Published As

Publication number Publication date
US4646271B1 (ko) 1993-08-03
KR850004688A (ko) 1985-07-25
US4646271A (en) 1987-02-24
JPS60136097A (ja) 1985-07-19

Similar Documents

Publication Publication Date Title
KR930008493B1 (ko) 연상 메모리 장치
US5752260A (en) High-speed, multiple-port, interleaved cache with arbitration of multiple access addresses
CA1224566A (en) Content addressable memory cell
US4926385A (en) Semiconductor memory device with cache memory addressable by block within each column
CA1222573A (en) Address translation buffer
US6141287A (en) Memory architecture with multilevel hierarchy
US6374325B1 (en) Content addressable memory (CAM)
US5343437A (en) Memory having nonvolatile and volatile memory banks
US5051949A (en) Content addressable memory device
US7848128B2 (en) Apparatus and method for implementing matrix-based search capability in content addressable memory devices
JPH0594698A (ja) 半導体記憶装置
EP0364110B1 (en) Semiconductor memory device having a serial access memory
US10891337B2 (en) Content addressable memory and semiconductor device
JP3599273B2 (ja) 内容参照可能メモリの改良
US6188629B1 (en) Low power, static content addressable memory
KR880003328A (ko) 반도체 메모리장치
KR19980037413A (ko) 읽기 포트와 쓰기 포트를 공유하는 다중포트 액세스 메모리
US6591331B1 (en) Method and apparatus for determining the address of the highest priority matching entry in a segmented content addressable memory device
JPS63281299A (ja) 連想メモリ装置
US4853892A (en) Associative memory device including write inhibit circuitry
US5483479A (en) Associative storage memory
US6898100B2 (en) Semiconductor memory device used for cache memory
KR930006718B1 (ko) 연상 메모리 장치
KR100224775B1 (ko) 메모리 소자에서 프리패치 방법 및 이를 적용한 메모리 구조
US5463751A (en) Memory device having address translator and comparator for comparing memory cell array outputs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040830

Year of fee payment: 12

EXPY Expiration of term