JPS60134446A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60134446A
JPS60134446A JP58241970A JP24197083A JPS60134446A JP S60134446 A JPS60134446 A JP S60134446A JP 58241970 A JP58241970 A JP 58241970A JP 24197083 A JP24197083 A JP 24197083A JP S60134446 A JPS60134446 A JP S60134446A
Authority
JP
Japan
Prior art keywords
cavity
sealing part
dams
semiconductor device
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58241970A
Other languages
English (en)
Inventor
Chiyouichirou Mizuno
水野　長市郎
Kazuo Kasuga
春日　和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58241970A priority Critical patent/JPS60134446A/ja
Publication of JPS60134446A publication Critical patent/JPS60134446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置に係り、特にガラス封止型の半導
体装置の封止手段に適用して有効な技術に関するもので
ある。
〔背景技術〕
ピングリッドアレイ方式の半導体装置の例として第１図
に示す半導体装置が考えられる。ｌは半導体素子（以下
、ペレットという）、２はパッケージのベース、３はパ
ッケージのキャップ、４はガラスや樹脂材を用いた封止
部である。５はゲル状シリコンレジン６を保持′するた
めのダム、７はボンディングワイヤ、８は外部装置と電
気的に接続するためのピン、９はベース２とキャップ３
によって形成されるキャビティである。
このようなピングリッドアレイ方式の半導体装置に用い
られるパッケージでは、前記封止部４はガラスや樹脂材
からなっており、その封止接着部全面が均一に接着され
るため、その熱処理過程でキャビティ９の内部から発生
するＮ２，０２ガス及び水蒸気（以下、単にガスという
）により、第２図に示すような封止部４に貫通性のボイ
ド１０ができてしまい、封止不良（リーク）となること
が本発明者の実験により明らかとなった。
〔目的〕
本発明の目的は、封止型半導体装置において、キャビテ
ィ内部でガスが発生しても封止部に貫通性ボイドが発生
しないようにすることにより、半導体装置の信頼性と歩
留りを向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔発明の概要〕
本願によって開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち封止型半導体装置において、封止部４をキャビ
ティ内部等で発生したガスの圧力を分散させるための空
洞を有するパターンに構成し、該空洞の形成壁を封止部
の内側から外側に向けて徐々に大きくしていくことによ
り、キャビティ内にガスが発生した場合、このガス圧が
分散し、外側部分の形成壁は破壊しないようにして封止
部の貫通性のボイド発生を防止するようにしたことにあ
る。
〔実施例！〕
第３図は、本発明の封止型半導体装置の実施例１のキャ
ップをはずした場合の平面図であり、第１図と同等の機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
第３図において、１１は第１図の封止部４であり、ガラ
ス、樹脂材等からなっている。この封止部１１のパター
ンは、内側から外側に渡って複数個の空洞１２を有して
おり、このパターンの空洞１２の包囲壁１３の線幅を封
止部の内側から外側に向けて徐々に大きくしである。
このように封止部１１のパターンを構成することにより
、パッケージベースとパッケージキャラものは同一符号
を付け、その繰り返しの説明は省略する。
本実施例ＩＩは、第４図に示すように、第３図に示す実
施例冒の空洞の形成パターンを渦巻状にしたものである
。
すなわち、封止部１１のパターンを渦巻状の空洞１２を
形成するように構成し、この渦巻状の空洞を仕切壁１４
で複数個に分割し、前記封止部１１の線幅及び仕切壁１
４の線幅を封止部の内側から外側へ向けて徐々に大きく
したものである。
このように封止部のパターンを構成することにより、キ
ャビティ９内で発生したガスの圧力が最っとも内側の封
止部１１及び仕切壁１４を破壊するだけの圧力を有して
いれば、ガスは空洞部１２八噴出する。ここで、封止部
１１及び仕切壁１４の耐圧の方が前記ガス圧より大きけ
ればガス圧はそのままキャビティ９内に封じ込められる
。また、仕切壁１４の線幅を封止部１１の線幅より小さ
くしておけば、仕切壁１４の線幅が内側から外側に向け
て大きくなっていても、前記ガス圧が強けれプを封止す
る際の熱処理過程において、ガスが発生してもそのガス
圧によって封止部１１の内側部分の包囲壁１３が破壊さ
れ空間が拡大されるため、前記ガス圧が分散して低減さ
れる。このとき、前記低減されたガス圧が、さらに外側
の包囲壁１３を破壊するに足りる圧力であれば、その包
囲壁１３を破壊して空間をさらに拡大する。このように
して、前記ガス圧が包囲壁１３を破壊するのに要する圧
力以下となったところで、ガスの噴出に伴なう封止部１
１の破壊は止まるので、ガスが封止部ｌｌを貫通してパ
ッケージ外へ噴出することはない。ここで、こＪＬらの
破壊動作に伴ってガス圧が減少していくので、包囲壁１
３の線幅は内側部分と外側部分が同じでもよいが、本実
施例■では、封止部の貫通性ボイドの発生をより完全に
防止するために封止部の外側へ向う程包囲壁の線幅を大
きくしである。
〔実施例Ｉｆ　） 第４図は、本発明の封止部の実施例ＩＩの構成を示す平
面図であり、第３図と同等の機能を有するば、順次仕切
壁１４を破壊しながら渦巻状の空間を形成して行き、空
間容積を拡大するので、これｌこ伴ってガス圧は減少し
ていく９ そして、前記ガス圧が仕切壁１４を破壊できない圧力以
下となると、発生したガスの圧力は渦巻状空洞１２へ分
散されるため、封止部ｌｌには貫通性ボイドが発生しな
い。なお、前記封止部１１及び仕切壁１４の線幅を内側
から外側に向けて大きくしたのは、より封止を完全にす
るためである。
〔効果〕
以上説明したように、本願によって開示された新規な技
術手段によれば、次のような効果を得ることができる。
（１）キャビティ内でガスが発生しても、封止部にその
ガス圧を分散させる空洞を設けたので、封止部に貫通性
ボイドを発生させないようにすることができる。
（２）前記空洞を形成する包囲壁の線幅を内側から外側
に向けて大きくしたので、より完全に封止することがで
きる。
（３）前記（１）、（２）によりパッケージの刺止が完
全なものとなるので、半導体装置の信頼性と歩留りを向
上させることができる。
なお、本発明は、前記実施例に限定されることなく、そ
の要旨を逸脱しない範囲において、種々変更可能である
ことは言うまでもない。例えば、前記封止部のパターン
の空洞の形状は、円形等前記機能を果すものであれば、
どのようなものでもよいことは言うまでもない。
【図面の簡単な説明】
第１図は、ピングリッドアレイ方式の封止型半導体装置
の例を示す断面図、 第２図は、第１図に示す封止型半導体装置の問題点を説
明するための図、 第３図は１本発明の封止型半導体装置の実施例Ｉのキャ
ップをはずした場合の平面図、第４図は、本発明の封止
型半導体装置の実施例Ｈのキャップをはずした場合の平
面図である。 ５・・・ダム、６・・・シリコンレジン、９・・・キャ
ビティ、１０・・・貫通性ボイド、１１・・・封止部、
１２・・・空洞、１３・・・包囲壁、１４・・・仕切壁
。 第　１　図 第　２　図

Claims (1)

  1. 【特許請求の範囲】 １、パッケージベース上に半導体素子等を設け、該パッ
    ケージベースとパッケージキャップとを封止材で接着封
    止した封止型半導体装置において、前記封止部をキャビ
    ティ内に発生したガス圧力を分散させる空洞を有し、か
    つ、封止を保持するようなパターンとしたことを特徴と
    する半導体装置。 ２、前記封止部を複数個の空洞を有するパターンに構成
    し、該パターンの空洞の包囲壁の壁幅を封′止部の内側
    から外側へ向けて徐々に大きくしたことを特徴とする特
    許請求の範囲第１項に記載の半導体装置。 ３、前記封止部を渦巻状の空洞が形成されるパターンに
    構成し、該渦巻状の空洞を仕切壁で複数個に分割し、前
    記封止部の壁幅及び仕切壁の壁幅を封止部の内側から外
    側へ向けて徐々に大きくしたことを特徴とする特許請求
    の範囲第１項に記載の半導体装置。
JP58241970A 1983-12-23 1983-12-23 半導体装置 Pending JPS60134446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58241970A JPS60134446A (ja) 1983-12-23 1983-12-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58241970A JPS60134446A (ja) 1983-12-23 1983-12-23 半導体装置

Publications (1)

Publication Number Publication Date
JPS60134446A true JPS60134446A (ja) 1985-07-17

Family

ID=17082288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58241970A Pending JPS60134446A (ja) 1983-12-23 1983-12-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS60134446A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174340A (ja) * 1987-01-13 1988-07-18 Ibiden Co Ltd 半導体装置
EP0685878A3 (en) * 1994-04-28 1996-11-06 Fujitsu Ltd Semiconductor component and method for its production.
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174340A (ja) * 1987-01-13 1988-07-18 Ibiden Co Ltd 半導体装置
EP0685878A3 (en) * 1994-04-28 1996-11-06 Fujitsu Ltd Semiconductor component and method for its production.
US5978222A (en) * 1994-04-28 1999-11-02 Fujitsu Limited Semiconductor device and assembly board having through-holes filled with filling core
US6088233A (en) * 1994-04-28 2000-07-11 Fujitsu Limited Semiconductor device and assembly board having through-holes filled with filling core
US6184133B1 (en) 1994-04-28 2001-02-06 Fujitsu Limited Method of forming an assembly board with insulator filled through holes
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same

Similar Documents

Publication Publication Date Title
US3735209A (en) Semiconductor device package with energy absorbing layer
JPS60134446A (ja) 半導体装置
KR970053627A (ko) 수지 밀봉형 반도체 장치
JPS59136953A (ja) 複合素子
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
JPH0563112A (ja) 半導体装置
JPH1126483A (ja) 樹脂封止半導体装置及びその樹脂封止方法
JP2838948B2 (ja) リードフレーム
JPS61276245A (ja) 半導体集積回路装置
JPS5998540A (ja) 半導体装置
JPS61145851A (ja) 半導体モジユ−ル
JPH01257361A (ja) 樹脂封止型半導体装置
KR100199280B1 (ko) 기밀성이 향상된 모듈 케이스 및 이를 채용한 전력반도체모듈
JP2749124B2 (ja) リードフレーム
JPS634713B2 (ja)
JPS63300543A (ja) 樹脂封止型半導体装置
JPH01215049A (ja) 半導体装置
JP2841831B2 (ja) チップキャリア
JPH0496259A (ja) 半導体集積回路のパッケージ方法
JPH1140704A (ja) 半導体装置
JPS62232945A (ja) 樹脂封止型混成集積回路
JPH02129950A (ja) 樹脂封止型半導体装置
JPS63142659A (ja) 半導体装置の製造方法
JPH05335359A (ja) 半導体実装基板
JPH01171251A (ja) ピングリッドアレーパッケージ