JPS60123799U - 非選択ロ−・ラインをホ−ルドダウンする半導体メモリデコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

本考案およびその利点のより完全な理解のために、添付
の図面に関連して以下説明する。第１図、　　は半導体
メ′モリ中の選択ロー・ラインを活性化し非選択ロー・
ラインの数個（近接ロー・ラインを含む）を接地状−に
保持すｇデコーダ回路の線図的説明図であ勺第２図は第
１図の回路で使う信　、号ＲＤＱおよび信号ＲＤ１を発
生する回路の線図的　。 説明図である。第３図は第１図の回路で使う信号ＣＴＱ
を発生する回路の線図的説明図である。第４図は第１図
の！路で使う信号ＣＴｌを発生する回路の線図的説明図
である。

Claims (3)

【実用新案登録請求の範囲】
1. （１）ロー・ラインのアレイをもつ半導体メモリにおけ
   拭 ロー・ラインの各各に附子るロー・ドライ“−；バ・ト
   ランジスタと、　　　　　′　　　　　−アドレス信号
   を復号してロー・ドラネバ・トランジスタの選択された
   １個を導通状態とする復号手段と、　　　　　　− 前記アドレス信号、に応答しそ、前記の一選択、された
   ロー・ドライバ・トランジスタに相当するロー・ライン
   の両側に近接するロー・ラインに対するロー・ドライバ
   ・トランジスタを導通林態とする手段と、　　　　　　
   　　　　　゛前記アドレス信号に応答して、前記の還部
   ロー・ドライバ・トランジスタを通して伝達されその選
   択ロー・ラインをチ′ヤージする′第１のロー・ドライ
   −バ信萼を発生する手段と、　　　、前記アドレス信号
   に応答１て、前記の近傍口二・ラインに対するロー・ド
   ライ六・トランジ。 スタを通して伝達されその近接ロー−・ラインを。 低電圧状態に積極的に保持する第２のロー・トライバ信
   号を発生する手段と、　　　　　　　□から成る、デコ
   ーダ回路。　　　　　　　。
2. （２）復号手段として、 ＯＲゲートであって、ア、゛ドレスビットから選択され
   た第１のセットのアドレスビットを各各受取るように連
   結した複数個の入力端子をも′ち、そしてこのＯＲゲー
   トが前記アドレスビット第１セツトにより準メされなか
   ったときに（本高電圧状態にドラ、イブされそしてこの
   ＯＲゲートが前記アドレスビット第１セツトにより選択
   ″されたときには低電圧状態に保持される出力端子をも
   つ、０昼ゲートと、　　　　　　　。 入力端子と出力端子とをもち、その入力端子を前記ＯＲ
   ゲートの出力端子に接続しであるイ〜−ンバニタと、 前記インバータあ出力端子と相当するロー・ドライバ・
   トランジスタとに接続しである、ロー−・ドライバ・ト
   ランジスタ各各用のパストランジスタと、　　　　　　
   　　　　　　　　−第２の臀ッドのアドレスビットを復
   号して、こめアト・レスビット第２セツトにより選択さ
   れ′たロー・ドライバ・トランジスタに連結しであるパ
   ストランジスタを導通状態とするアｙレスビット第２セ
   ット復号手段と、　− ゛から成るものを含な実用新案登録請求の範囲第（１）
   項記載のデコーダ回路。
3. （３）導通状態化手段として、　゛　 １′　前記ロー・ドライバ拳トランジスタのゲート端子
   の各各を高電圧状態にプレチャージする手゛段と、 前記アドレス信号ト応答して、このアドレス信号により
   選択されたロー・ドライバ・トランジス、夕の両側に坐
   る′ロー・ドライバ拳トランジスタのゲート端子上の前
   記高電圧状態をトラン１、−　　プする手段と１ 、　　から成るものを含む実用新案登録請求の範囲第（
   １）項記載のデコーダ回路。