JPS6011608Y2 - ソレノイド駆動回路 - Google Patents

Description

【考案の詳細な説明】 本考案はソレノイドを駆動するためにダーリントン接続
されたトランジスタの発熱および電源降下を防止したソ
レノイド駆動回路に関するものである。

ソレノイドは電気信号を機械的な運動に変換するもので
あり、各種の電気機器に多く用いられている。

この場合、ソレノイドを作動させるためには大電流を必
要とするために、トランジスタをダーリントン接続した
ソレノイド駆動回路が用いられている。

第１図は従来一般に用いられているソレノイド駆動回路
の一例を示す回路図であって、トランジスタＱ１は一端
が電源十Ｂに接続されたスイッチＳの出力を抵抗Ｒを介
してベース入力とするとともに、エミッタをトランジス
タＱ２のベースに接続しコレクタをトラジスタＱ２のコ
レクタに接続している。

そして、トランジスタＱ２はエミッタをアースに接続す
るとともに、コレクタをソレノイドコイルＳ。

を介して電源十Ｂに接続している。なお、ソレノイドコ
イルＳ。

と並列に接続されたダイオードＤはソレノイドコイルＳ
０に生ずる逆起電力を吸収してトランジスタＱ２を保護
するものである。

しかしながら、上記構成によるソレノイド駆動回路は、
スイッチＳを流れる電流がソレノイドコイルＳ。

を流れる電流に比較して極めて少なくて良い反面、ソレ
ノイドコイルＳ。

に加わる電圧がトランジスタＱ□９ Ｑ２の電圧降下分
だけ低くなるために電圧利用率が悪くなる欠点を有して
いる。

つまり電圧降下分を■。

とすると、ＶＤ ＝ ＶＢＥ２＋ＶｃＥ１ となる。

ただし、ＶＣＥ□はトランジスタＱ１のコレクタ・エミ
ッタ間飽和電圧、ＶＢＥ２はトランジスタＱ２ノヘース
・エミッタ間飽和電圧を示す。

この場合、ＶＢＥ２は０．８〜１−２Ｖ、Ｖ ＣＪは０
．２〜０．５Ｖ程度であるために、１〜１．７Ｖ程度の
電圧降下■。

が生じてしまうことになる。

このような問題を解決しようとしたものとしては、第２
図に示すようにトランジスタＱ□のコレクタを電源十Ｂ
に接続したものが用いられている。

しかしながら、上記構成によるソレノイド駆動回路は、
トランジスタＱ工のコレクタに電源十Ｂが直接供給され
るために、トランジスタＱ１の消費電力（消費電力＝コ
レクタ・エミッタ間電圧×コレクタ電流）が大きくなっ
てしまう欠点を有している。

このような問題を解決するものとしては、トランジスタ
Ｑ□のコレクタを電源十Ｂの電圧より低い別電源に接続
する方法が提案されているが、新たに電源を設けるため
に不経済となる欠点を有している。

従って、本考案による目的は、電力消費および電圧降下
の少ないソレノイド駆動回路を提供することである。

このような目的を遠戚するために本考案は、ダーリント
ン接続された前段トランジスタの電源をソレノイドコイ
ルに設けられた中間タップから供給するように構成した
ものである。

以下、図面を用いて本考案によるツレメイド駆動回路を
詳細に説明する。

第３図は本考案によるソレノイド駆動回路の一実施例を
示す回路図であり、第１図と同一部分は同一記号を用い
てその詳細説明を省略しである。

同図においてＳｌは中間タップＴを有するソレノイドコ
イルであり、第１図との相違点は前段トランジスタＱ１
のコレクタをこのソレノイドコイルＳ。

の中間タップＴに接続したことである。

このように構成された回路において、スイッチＳＷをオ
ンすると抵抗Ｒを介してトランジスタＱ□のベースに電
流が供給される。

このベース電流は前段トランジスタＱ１において該トラ
ンジスタＱ１の電流増幅率ｈｐＥ□倍されて後段トラン
ジスタＱ２のベースに供給される。

トランジスタＱ２はトランジスタＱ工から供給される電
流を該トランジスタＱ２の電流増幅率ｈｐＥ２倍して出
力することによりソレノイドコイルＳ１に大電流を流し
てソレノイドを駆動する。

第４図は第３図に示すソレノイド駆動回路の等価回路図
であり、１１，１゜はタップＴによって分割されたソレ
ノイドコイルＳ１のインダクタンス、ｒ１９ ｒ２はソ
レノイドコイルＳ１の各部属流抵抗を表わしている。

この場合、ソレノイドコイルＳ１を駆動するための電流
が流れる経路にはトランジスタＱ２のみが介在している
。

従って、ソレノイド駆動電圧の電圧降下はトランジスタ
Ｑ２のコレクタ・エミッタ間飽和電圧■。

Ｅ２のみとなり、従来に比較して電圧降下量が大幅に少
なくなる。

また、トランジスタＱ□はソレノイドコイルＳ工のタッ
プＴから出力される電圧■を電源としており、この電圧
■は電源十Ｂに比較して低い値となるために、トランジ
スタＱ１における消費電力（ＶＸＩｏ□）も従来に比較
して極めて少ないものとなる。

従って、本実施例においては、第１図における電圧降下
の問題と第２図における消費電流の両問題を解決できる
ことになる。

第５図ａ、 ｂは本考案によるツレメイド駆動回路の他
の実施例を示す回路図であって、第３図との相違点はト
ランジスタＱ□としてＰＮＰ型のトランジスタを用いた
場合の実施例である。

この場合には、トランジスタＱ工のベースを抵抗Ｒおよ
びスイッチＳＷを介してアースに接続することになる。

以上説明したように本考案はダーリントン接続されたト
ランジスタによって構成されるソレノイド駆動回路にお
いて、ソレノイドに中間タップの出力を前段トランジス
タに電源として供給するように構成したものであるため
に、簡単な回路構成でありながら前段トランジスタの消
費電力が極めて少なくなるとともに、該駆動回路部分に
おける電圧降下も少なくなる優れた効果を有する。

【図面の簡単な説明】

第１図、第２図は従来のソレノイド駆動回路の一例を示
す回路図、第３図は本考案によるソレノイド駆動回路の
一実施例を示す回路図、第４図は第３図の等価回路図、
第５図ａ、ｂは本考案によるソレノイド駆動回路の他の
実施例を示す回路図である。 Ｑ□？ Ｑ２・・・・・・トランジスタ、ＳＷ・・・・
・・スイッチ、Ｒ・・・・・・抵抗、Ｓｏ＝ Ｓｔ””
”ソレノイドコイル、・・・・・・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. ２個のトランジスタをグー・リントン接続したソレノイ
   ド駆動回路において、ソレノイドのコイルに中間タップ
   を設け、この中間タップの出力を前段トランジスタに電
   源として供給することを特徴とするソレノイド駆動回路
   。