JPH082185B2 - パルス幅変調方式のｉｃ出力回路 - Google Patents
パルス幅変調方式のｉｃ出力回路Info
- Publication number
- JPH082185B2 JPH082185B2 JP62002366A JP236687A JPH082185B2 JP H082185 B2 JPH082185 B2 JP H082185B2 JP 62002366 A JP62002366 A JP 62002366A JP 236687 A JP236687 A JP 236687A JP H082185 B2 JPH082185 B2 JP H082185B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/29—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using pulse modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、パルス幅変調方式のIC出力回路として使用
されるもので例えばOA機器・FA機器用モータの駆動用回
路として使用される。従来ディスクリート回路で製作し
ていたものを、バイポーラプロセスのICで実現するため
の回路である。
されるもので例えばOA機器・FA機器用モータの駆動用回
路として使用される。従来ディスクリート回路で製作し
ていたものを、バイポーラプロセスのICで実現するため
の回路である。
従来の技術 従来のパルス幅変調方式の出力回路には、第４図の様
なものがあり、以下図面を参照しながら、出力回路につ
いて述べる。
なものがあり、以下図面を参照しながら、出力回路につ
いて述べる。
第４図において、トランジスタ29のベースはトランジ
スタ31のコレクタに接続されると共に抵抗35を介してト
ランジスタ30のコレクタに接続されており、トランジス
タ30のベースは抵抗36を介して給電線路49に接続される
と共に端子45に接続されている。トランジスタ31のベー
スは抵抗37を介して端子46に接続されると共に抵抗41を
介して給電線路49に接続されており、トランジスタ29と
トランジスタ31のエミッタは給電線路49に、さらにトラ
ンジスタ30のエミッタは給電線路50に接続されている。
一方、トランジスタ32のベースはトランジスタ34のコレ
クタに接続されていると共に抵抗38を介してトランジス
タ33のコレクタに接続されており、トランジスタ34のベ
ースは抵抗39を介して給電線路49に接続されると共に端
子48に接続されている。トランジスタ33のベースは抵抗
40を介して端子47に接続されると共に抵抗42を介して給
電線路49に接続されており、トランジスタ32とトランジ
スタ34のエミッタは給電線路50に、さらにトランジスタ
33のエミッタは給電線路49に接続されている。
スタ31のコレクタに接続されると共に抵抗35を介してト
ランジスタ30のコレクタに接続されており、トランジス
タ30のベースは抵抗36を介して給電線路49に接続される
と共に端子45に接続されている。トランジスタ31のベー
スは抵抗37を介して端子46に接続されると共に抵抗41を
介して給電線路49に接続されており、トランジスタ29と
トランジスタ31のエミッタは給電線路49に、さらにトラ
ンジスタ30のエミッタは給電線路50に接続されている。
一方、トランジスタ32のベースはトランジスタ34のコレ
クタに接続されていると共に抵抗38を介してトランジス
タ33のコレクタに接続されており、トランジスタ34のベ
ースは抵抗39を介して給電線路49に接続されると共に端
子48に接続されている。トランジスタ33のベースは抵抗
40を介して端子47に接続されると共に抵抗42を介して給
電線路49に接続されており、トランジスタ32とトランジ
スタ34のエミッタは給電線路50に、さらにトランジスタ
33のエミッタは給電線路49に接続されている。
トランジスタ29のコレクタとトランジスタ32のコレク
タは接続されて、端子51になり、これがこの回路の出力
端子となっている。また、出力端子51にダイオード43の
アノードが接続され、そのカソードは、給電線路49に接
続されている。また、ダイオード44のアノードは給電線
路50に接続されており、そのカソードは出力端子51に接
続されている。
タは接続されて、端子51になり、これがこの回路の出力
端子となっている。また、出力端子51にダイオード43の
アノードが接続され、そのカソードは、給電線路49に接
続されている。また、ダイオード44のアノードは給電線
路50に接続されており、そのカソードは出力端子51に接
続されている。
以上の様に構成された出力回路について、以下その動
作について説明する。
作について説明する。
まず、端子45,46,47,48には第５図の様な信号が入力
されるものである。
されるものである。
図中のタイミングでは、次の動作が行われる。ま
ず、端子45がHighになるとトランジスタ30がONし、さら
にトランジスタ29がONする。そして出力端子51の電位V
OUTは給電線路49（VCCに接続されている）の電位からト
ランジスタ29の飽和電圧VCE（sat）を差し引いた電圧ま
で上昇する。
ず、端子45がHighになるとトランジスタ30がONし、さら
にトランジスタ29がONする。そして出力端子51の電位V
OUTは給電線路49（VCCに接続されている）の電位からト
ランジスタ29の飽和電圧VCE（sat）を差し引いた電圧ま
で上昇する。
VOUT＝VCC−VCE（sat） 一方、端子47はHighなので、トランジスタ33はOFFで
あり、トランジスタ32のベースには電流を供給しない。
さらに、端子48はHighなので、トランジスタ34がONとな
り、トランジスタ32のベース・エミッタをショートする
ため、トランジスタ32はOFFである。
あり、トランジスタ32のベースには電流を供給しない。
さらに、端子48はHighなので、トランジスタ34がONとな
り、トランジスタ32のベース・エミッタをショートする
ため、トランジスタ32はOFFである。
図中のタイミングでは、端子45がLowとなり、トラ
ンジスタ30がOFFとなって、トランジスタ29のベースに
電流を供給しない。さらに、端子46がLowとなり、トラ
ンジスタ31がONとなって、トランジスタ29のベース・エ
ミッタ間をショートするので、トランジスタ29は瞬時に
OFFとなる。
ンジスタ30がOFFとなって、トランジスタ29のベースに
電流を供給しない。さらに、端子46がLowとなり、トラ
ンジスタ31がONとなって、トランジスタ29のベース・エ
ミッタ間をショートするので、トランジスタ29は瞬時に
OFFとなる。
一方、トランジスタ32は、端子47:48がのタイミン
グのときと同じであるので、OFFのままである。図中
のタイミングでは、端子47がLowになるので、トランジ
スタ33はONし、トランジスタ32のベースに電流を供給す
る。また、端子48はLowになるので、トランジスタ34はO
FFとなり、トランジスタ32のベース・エミッタ間はオー
プンになる。
グのときと同じであるので、OFFのままである。図中
のタイミングでは、端子47がLowになるので、トランジ
スタ33はONし、トランジスタ32のベースに電流を供給す
る。また、端子48はLowになるので、トランジスタ34はO
FFとなり、トランジスタ32のベース・エミッタ間はオー
プンになる。
よって、トランジスタ32はONする。トランジスタ29
は、端子45,46がの状態なのでOFFのままである。
は、端子45,46がの状態なのでOFFのままである。
そのときの出力端子51の電位は、トランジスタ32の飽
和電圧VCE（sat）に等しい。
和電圧VCE（sat）に等しい。
VOUT＝VCE（sat） 図中のタイミングでは、端子47がHighになり、トラ
ンジスタ33はOFFとなり、トランジスタ32のベースに電
流を供給しない。また、端子48がHighになり、トランジ
スタ34がONするので、トランジスタ32のベース・エミッ
タ間がショートされ、トランジスタ32は瞬時にOFFとな
る。
ンジスタ33はOFFとなり、トランジスタ32のベースに電
流を供給しない。また、端子48がHighになり、トランジ
スタ34がONするので、トランジスタ32のベース・エミッ
タ間がショートされ、トランジスタ32は瞬時にOFFとな
る。
上記の説明で、トランジスタ29とトランジスタ32の両
トランジスタがOFFする期間があるが、それはトランジ
スタ29と、トランジスタ32を貫通する電流を防ぐための
休止期間である。なお、ダイオード43とダイオード44は
フライホイールダイオードであり、出力端子51にインダ
クタンス負荷が接続されているときに、巻線に蓄えられ
たエネルギーを放出する回路を構成する。例えば、出力
電流が、出力端子51から流れ出しているとき、トランジ
スタ29がONのときは、電流は、給電線路49→トランジス
タ29→出力端子51→インダクタンス負荷の経過で流れて
いくが、トランジスタ29がOFFになったとき、インダク
タンス負荷であるため、電流は出力端子51から流れ出し
続けようとする。そのとき、ダイオード44がONして、給
電線路50→出力端子51→インダクタンス負荷の経過で電
流が流れる。電流が出力端子51に流れ込むときは、トラ
ンジスタ32がOFFになったときは、ダイオード43がONす
る。
トランジスタがOFFする期間があるが、それはトランジ
スタ29と、トランジスタ32を貫通する電流を防ぐための
休止期間である。なお、ダイオード43とダイオード44は
フライホイールダイオードであり、出力端子51にインダ
クタンス負荷が接続されているときに、巻線に蓄えられ
たエネルギーを放出する回路を構成する。例えば、出力
電流が、出力端子51から流れ出しているとき、トランジ
スタ29がONのときは、電流は、給電線路49→トランジス
タ29→出力端子51→インダクタンス負荷の経過で流れて
いくが、トランジスタ29がOFFになったとき、インダク
タンス負荷であるため、電流は出力端子51から流れ出し
続けようとする。そのとき、ダイオード44がONして、給
電線路50→出力端子51→インダクタンス負荷の経過で電
流が流れる。電流が出力端子51に流れ込むときは、トラ
ンジスタ32がOFFになったときは、ダイオード43がONす
る。
発明が解決しようとする問題点 しかしながら、上記の回路をIC化する場合、実現でき
るトランジスタの特性、許容される発熱が制限されてい
るので、ディスクリート回路と同様な回路を使用するこ
とはできない。
るトランジスタの特性、許容される発熱が制限されてい
るので、ディスクリート回路と同様な回路を使用するこ
とはできない。
まず、トランジスタ29は、PNPトランジスタであるの
で、IC化する場合、IC内のPNPトランジスタは電流容量
がNPNトランジスタと比較して小さく、この回路をその
ままIC化するとすればICのチップ面積は大きくなってし
まう。さらに、電流増幅率hFE・スイッチングスピード
がNPNトランジスタと比較して劣るので、トランジスタ3
2とのバランスが悪くなり、回路設計が難しい。
で、IC化する場合、IC内のPNPトランジスタは電流容量
がNPNトランジスタと比較して小さく、この回路をその
ままIC化するとすればICのチップ面積は大きくなってし
まう。さらに、電流増幅率hFE・スイッチングスピード
がNPNトランジスタと比較して劣るので、トランジスタ3
2とのバランスが悪くなり、回路設計が難しい。
問題点を解決するための手段 上記問題点を解決するために本発明のパルス幅変調方
式のIC出力回路は、電源VCC側の出力トランジスタにNPN
トランジスタを使用し、そのベースを、コレクタ電圧が
0.7V以下に飽和しない様にダイオードで飽和を抑えたPN
Pトランジスタで駆動し、電源Gnd側の出力トランジスタ
をNPNトランジスタ２個をダーリントン接続して構成
し、そのベースをエミッタが電源VCCに接続されたPNPト
ランジスタのコレクタに接続し、そのPNPトランジスタ
から出力ダーリントントランジスタにベース電流を供給
するようにし、上記、２つの駆動回路を組合わせたもの
である。さらに、出力トランジスタをすみやかにOFFさ
せるために、電源VCC側の出力トランジスタを駆動するP
NPトランジスタのベース・エミッタ間をショートする回
路を備え、さらに電源Gnd側のダーリントン接続された
出力トランジスタのベース・エミッタ間をショートする
回路を備えたものである。
式のIC出力回路は、電源VCC側の出力トランジスタにNPN
トランジスタを使用し、そのベースを、コレクタ電圧が
0.7V以下に飽和しない様にダイオードで飽和を抑えたPN
Pトランジスタで駆動し、電源Gnd側の出力トランジスタ
をNPNトランジスタ２個をダーリントン接続して構成
し、そのベースをエミッタが電源VCCに接続されたPNPト
ランジスタのコレクタに接続し、そのPNPトランジスタ
から出力ダーリントントランジスタにベース電流を供給
するようにし、上記、２つの駆動回路を組合わせたもの
である。さらに、出力トランジスタをすみやかにOFFさ
せるために、電源VCC側の出力トランジスタを駆動するP
NPトランジスタのベース・エミッタ間をショートする回
路を備え、さらに電源Gnd側のダーリントン接続された
出力トランジスタのベース・エミッタ間をショートする
回路を備えたものである。
作用 本発明は、上記した構成にすることにより、２つのNP
N形トランジスタを最終出力段に使用することによっ
て、IC内で実現しにくい大電流用のPNP形トランジスタ
を使用することなく、出力電流が1A〜2Aのスイッチング
回路が構成でき、さらにスイッチングスピードを向上で
き、また不要な貫通電流を低く抑えることができる。
N形トランジスタを最終出力段に使用することによっ
て、IC内で実現しにくい大電流用のPNP形トランジスタ
を使用することなく、出力電流が1A〜2Aのスイッチング
回路が構成でき、さらにスイッチングスピードを向上で
き、また不要な貫通電流を低く抑えることができる。
実施例 以下、本発明の一実施例のパルス幅変調方式出力回路
について図面を参照しながら説明する。
について図面を参照しながら説明する。
第１図は、本発明の一実施例におけるパルス幅変調方
式の出力回路の結線図を示すものである。
式の出力回路の結線図を示すものである。
第１図において、トランジスタ１のベースとトランジ
スタ２のコレクタが接続され、トランジスタ２をベース
とトランジスタ３のコレクタが接続され、トランジスタ
３のベースは抵抗14を介して端子25に接続されると共
に、抵抗13を介して給電線路23に接続され、トランジス
タ２のベースにダイオード10のアノードが接続され、ト
ランジスタ２のコレクタにダイオード11のアノードが接
続され、ダイオード10,11のカソードが接続されて抵抗1
5を介して端子26に接続され、トランジスタ１のコレク
タとトランジスタ2,3のエミッタが給電線路23に接続さ
れ、また、トランジスタ４のベースとトランジスタ５の
エミッタが接続され、またトランジスタ４のコレクタと
トランジスタ５のコレクタが接続され、トランジスタ５
のベースがトランジスタ６のコレクタと接続され、トラ
ンジスタ６のコレクタが抵抗18を介してトランジスタ７
のコレクタと接続され、トランジスタ７のベースは抵抗
20を介して端子28に接続されると共に、抵抗19を介して
給電線路23に接続されトランジスタ６のベースは端子27
に接続されると共に、抵抗21を介して給電線路23に接続
され、トランジスタ７のエミッタは給電線路23に接続さ
れ、トランジスタ4,6のエミッタは給電線路24に接続さ
れており、トランジスタ１のエミッタとトランジスタ４
のコレクタを接続して、出力端子とする構成をしてい
る。
スタ２のコレクタが接続され、トランジスタ２をベース
とトランジスタ３のコレクタが接続され、トランジスタ
３のベースは抵抗14を介して端子25に接続されると共
に、抵抗13を介して給電線路23に接続され、トランジス
タ２のベースにダイオード10のアノードが接続され、ト
ランジスタ２のコレクタにダイオード11のアノードが接
続され、ダイオード10,11のカソードが接続されて抵抗1
5を介して端子26に接続され、トランジスタ１のコレク
タとトランジスタ2,3のエミッタが給電線路23に接続さ
れ、また、トランジスタ４のベースとトランジスタ５の
エミッタが接続され、またトランジスタ４のコレクタと
トランジスタ５のコレクタが接続され、トランジスタ５
のベースがトランジスタ６のコレクタと接続され、トラ
ンジスタ６のコレクタが抵抗18を介してトランジスタ７
のコレクタと接続され、トランジスタ７のベースは抵抗
20を介して端子28に接続されると共に、抵抗19を介して
給電線路23に接続されトランジスタ６のベースは端子27
に接続されると共に、抵抗21を介して給電線路23に接続
され、トランジスタ７のエミッタは給電線路23に接続さ
れ、トランジスタ4,6のエミッタは給電線路24に接続さ
れており、トランジスタ１のエミッタとトランジスタ４
のコレクタを接続して、出力端子とする構成をしてい
る。
また、トランジスタ１のベース・コレクタ間には抵抗
12が接続され、トランジスタ４のベース・コレクタ間に
は抵抗16が接続され、トランジスタ５のベース・コレク
間には抵抗17が接続されている。
12が接続され、トランジスタ４のベース・コレクタ間に
は抵抗16が接続され、トランジスタ５のベース・コレク
間には抵抗17が接続されている。
以上の様に構成された本発明の実施例について、以下
その動作について述べる。
その動作について述べる。
第２図は、第１図の入力端子25,26,27,28に入力する
信号のタイミングを示す。
信号のタイミングを示す。
まず、のタイミングでは、端子26はLowとなりダイ
オード10,ダイオード11,トランジスタ２がONする。そし
て、トランジスタ１のベースに電流を供給し、トランジ
スタ１はONする。出力端子22の電位VOUTは、トランジス
タ１の飽和電圧をVCE（sat）とすると、次の様になる。
オード10,ダイオード11,トランジスタ２がONする。そし
て、トランジスタ１のベースに電流を供給し、トランジ
スタ１はONする。出力端子22の電位VOUTは、トランジス
タ１の飽和電圧をVCE（sat）とすると、次の様になる。
VOUT＝VCC−VCE（sat） また、端子28はHighなので、トランジスタ７はOFFで
あり、トランジスタ５のベースに電流を供給しない。さ
らに、端子27はHighであるのでトランジスタ６のベース
には抵抗21を通して電流が供給され、トランジスタ６は
ONし、トランジスタ５のベースとトランジスタ４のエミ
ッタはショートされ、トランジスタ４はOFFしている。
あり、トランジスタ５のベースに電流を供給しない。さ
らに、端子27はHighであるのでトランジスタ６のベース
には抵抗21を通して電流が供給され、トランジスタ６は
ONし、トランジスタ５のベースとトランジスタ４のエミ
ッタはショートされ、トランジスタ４はOFFしている。
のタイミングでは、端子26はHighになり、ダイオー
ド10,11はOFFし、トランジスタ２のベースには電流が供
給されない。また、端子25がLowになるので、トランジ
スタ３がONし、トランジスタ２のベース・エミッタがシ
ョートする。
ド10,11はOFFし、トランジスタ２のベースには電流が供
給されない。また、端子25がLowになるので、トランジ
スタ３がONし、トランジスタ２のベース・エミッタがシ
ョートする。
よってトランジスタ２はOFFし、さらにトランジスタ
１もOFFする。トランジスタ４は端子27,28の状態が同じ
なので、OFFのままである。
１もOFFする。トランジスタ４は端子27,28の状態が同じ
なので、OFFのままである。
のタイミングでは、端子28がLowになり、トランジ
スタ７がONする。さらに端子27もLowになり、抵抗21を
介して流れていた電流はすべて端子27に流れ出し、トラ
ンジスタ６はOFFする。その結果、トランジスタ５のベ
ースに電流が供給され、トランジスタ5,トランジスタ４
がONする。このときのトランジスタ４のコレクタ・エミ
ッタ間電圧をVCE（sat）とすると、出力端子22の電位V
OUTは VOUT＝VCE（sat） となる。
スタ７がONする。さらに端子27もLowになり、抵抗21を
介して流れていた電流はすべて端子27に流れ出し、トラ
ンジスタ６はOFFする。その結果、トランジスタ５のベ
ースに電流が供給され、トランジスタ5,トランジスタ４
がONする。このときのトランジスタ４のコレクタ・エミ
ッタ間電圧をVCE（sat）とすると、出力端子22の電位V
OUTは VOUT＝VCE（sat） となる。
端子25,26の信号は、のタイミングのときと同じであ
るので、OFFしたままである。
るので、OFFしたままである。
のタイミングでは、端子27,28がHighになるので、
前述の如く、トランジスタ４はOFFする。この回路は、
トランジスタ１とトランジスタ４がNPNトランジスタで
構成されており、出力電流が大きく取れる。また、ICで
構成するため、両トランジスタの特性はよく揃ってお
り、前述した〜間、〜間の休止期間の設計が、
ほぼ一定でよいため楽になる。
前述の如く、トランジスタ４はOFFする。この回路は、
トランジスタ１とトランジスタ４がNPNトランジスタで
構成されており、出力電流が大きく取れる。また、ICで
構成するため、両トランジスタの特性はよく揃ってお
り、前述した〜間、〜間の休止期間の設計が、
ほぼ一定でよいため楽になる。
トランジスタ２は、PNPトランジスタであるが、出力
電流が大きい場合、パルス動作の為トランジスタ１の電
流増幅率hFEが大きくとれず、トランジスタ２のエミッ
タ面積は大きくとらなければならない。しかし、トラン
ジスタ１をPNPで構成するよりははるかに小さくてす
む。例えば、最大電流1.5A程度のNPNトランジスタの面
積は70×104μm2に対し、PNPトランジスタの面積は32×
104μm2くらいになる。
電流が大きい場合、パルス動作の為トランジスタ１の電
流増幅率hFEが大きくとれず、トランジスタ２のエミッ
タ面積は大きくとらなければならない。しかし、トラン
ジスタ１をPNPで構成するよりははるかに小さくてす
む。例えば、最大電流1.5A程度のNPNトランジスタの面
積は70×104μm2に対し、PNPトランジスタの面積は32×
104μm2くらいになる。
また、トランジスタ２がONからOFFになるとき、あま
り深く飽和するとOFFからONになるときの時間が長くな
る。そのため、ダイオード10と11によりトランジスタ２
のコレクタ・エミッタ間電圧が0.7V以下にならないよう
にしている。
り深く飽和するとOFFからONになるときの時間が長くな
る。そのため、ダイオード10と11によりトランジスタ２
のコレクタ・エミッタ間電圧が0.7V以下にならないよう
にしている。
この様な工夫により、実際40KHz程度でパルス幅変調
をかけた場合、トランジスタ１のスイッチングおくれ時
間、及びトランジスタ２のスイッチングおくれ時間を１
μsec程度に抑えることができる。トランジスタ１を、
トランジスタ4,5の様にダーリントン接続する方法が考
えられる。しかし、この方法では、出力端子電圧｛VCC
−VCE（sat）｝からVCE（sat）になるとき、第３図に示
す回路のごとくトランジスタ１′のベース・エミッタ間
にある寄生容量によってトランジスタ１′がONし、さら
にトランジスタ１をONさせて、トランジスタ１とトラン
ジスタ４に貫通電流が流れ易くなる。そのため、トラン
ジスタ１はあえてダーリントン接続しないで、トランジ
スタ２のエミッタ面積を大きくすることで、問題を避け
ている。
をかけた場合、トランジスタ１のスイッチングおくれ時
間、及びトランジスタ２のスイッチングおくれ時間を１
μsec程度に抑えることができる。トランジスタ１を、
トランジスタ4,5の様にダーリントン接続する方法が考
えられる。しかし、この方法では、出力端子電圧｛VCC
−VCE（sat）｝からVCE（sat）になるとき、第３図に示
す回路のごとくトランジスタ１′のベース・エミッタ間
にある寄生容量によってトランジスタ１′がONし、さら
にトランジスタ１をONさせて、トランジスタ１とトラン
ジスタ４に貫通電流が流れ易くなる。そのため、トラン
ジスタ１はあえてダーリントン接続しないで、トランジ
スタ２のエミッタ面積を大きくすることで、問題を避け
ている。
また、ダイオード８は、フライホイールダイオードと
してIC内に形成するが、出力電流が大きい場合は、内部
抵抗によって十分に電流が流れず、ICの外付けにする必
要がある。ダイオード９は、出力端子の電圧がGndより
も低くなることがあり、寄生TrができるのでIC内部に形
成するのは好ましくない。このダイオードはICの外付け
であり、さらにその順方向電圧が0.7V以下のショットキ
ー・バリア・ダイオードが使用される。
してIC内に形成するが、出力電流が大きい場合は、内部
抵抗によって十分に電流が流れず、ICの外付けにする必
要がある。ダイオード９は、出力端子の電圧がGndより
も低くなることがあり、寄生TrができるのでIC内部に形
成するのは好ましくない。このダイオードはICの外付け
であり、さらにその順方向電圧が0.7V以下のショットキ
ー・バリア・ダイオードが使用される。
発明の効果 以上の様に本発明は、電源VCC側の出力トランジスタ
にNPN形トランジスタを使用し、そのベースを、コレク
タ・エミッタ間電圧が0.7V以下に飽和しない様にダイオ
ードで抑えたPNP形トランジスタで駆動し、また、電源G
nd側の出力トランジスタは、NPN形トランジスタをダー
リントン接続し、そのベースを、エミッタが電源VCCに
接続されたPNP形トランジスタのコレクタに接続し、そ
のPNP形トランジスタから出力のダーリントン接続され
たNPN形トランジスタのベースにベース電流を供給し、
上記２つの駆動回路を組合わせてパルス幅変調方式の出
力回路を構成したもので、IC化が可能になったことによ
り、小型機器へ、モータと回路を一体化したものを、取
付けられる様になる。また、パルス幅変調方式の出力回
路の最大の問題である貫通電流を実際のモータ特性に影
響を与えない程、小さくできる。
にNPN形トランジスタを使用し、そのベースを、コレク
タ・エミッタ間電圧が0.7V以下に飽和しない様にダイオ
ードで抑えたPNP形トランジスタで駆動し、また、電源G
nd側の出力トランジスタは、NPN形トランジスタをダー
リントン接続し、そのベースを、エミッタが電源VCCに
接続されたPNP形トランジスタのコレクタに接続し、そ
のPNP形トランジスタから出力のダーリントン接続され
たNPN形トランジスタのベースにベース電流を供給し、
上記２つの駆動回路を組合わせてパルス幅変調方式の出
力回路を構成したもので、IC化が可能になったことによ
り、小型機器へ、モータと回路を一体化したものを、取
付けられる様になる。また、パルス幅変調方式の出力回
路の最大の問題である貫通電流を実際のモータ特性に影
響を与えない程、小さくできる。
第１図は本発明の実施例におけるパルス幅変調方式のIC
出力回路結線図、第２図は第１図で示された入力端子に
入力される信号波形のタイミングチャート、第３図は他
の実施例における出力回路の要部結線図、第４図はディ
スクリート回路で構成したパルス幅変調方式の出力回路
結線図、第５図は同出力回路の入力波形図である。 １……第１のトランジスタ、２……第２のトランジス
タ、３……第３のトランジスタ、４……第４のトランジ
スタ、５……第５のトランジスタ、６……第６のトラン
ジスタ、７……第７のトランジスタ、８……第８のトラ
ンジスタ、９……第４のダイオード、10……第１のダイ
オード、11……第２のダイオード、12……第４の抵抗、
13……第２の抵抗、14……第１の抵抗、15……第３の抵
抗、16……第９の抵抗、17……第10の抵抗、18……第５
の抵抗、19……第７の抵抗、20……第６の抵抗、21……
第８の抵抗、22……出力端子、23……第１の給電線路、
24……第２の給電線路、25……第１の端子、26……第２
の端子、27……第３の端子、28……第４の端子。
出力回路結線図、第２図は第１図で示された入力端子に
入力される信号波形のタイミングチャート、第３図は他
の実施例における出力回路の要部結線図、第４図はディ
スクリート回路で構成したパルス幅変調方式の出力回路
結線図、第５図は同出力回路の入力波形図である。 １……第１のトランジスタ、２……第２のトランジス
タ、３……第３のトランジスタ、４……第４のトランジ
スタ、５……第５のトランジスタ、６……第６のトラン
ジスタ、７……第７のトランジスタ、８……第８のトラ
ンジスタ、９……第４のダイオード、10……第１のダイ
オード、11……第２のダイオード、12……第４の抵抗、
13……第２の抵抗、14……第１の抵抗、15……第３の抵
抗、16……第９の抵抗、17……第10の抵抗、18……第５
の抵抗、19……第７の抵抗、20……第６の抵抗、21……
第８の抵抗、22……出力端子、23……第１の給電線路、
24……第２の給電線路、25……第１の端子、26……第２
の端子、27……第３の端子、28……第４の端子。
Claims (1)
- 【請求項１】第１のトランジスタのベースと第２のトラ
ンジスタのコレクタが接続され、第２のトランジスタの
ベースと第３のトランジスタのコレクタが接続され、第
３のトランジスタのベースは第１の抵抗を介して第１の
端子に接続されると共に、第２の抵抗を介して第１の給
電線路に接続され、第２のトランジスタのベースに第１
のダイオードのアノードが接続され、第２のトランジス
タのコレクタに第２のダイオードのアノードが接続さ
れ、第１と第２のダイオードのカソードが接続されて第
３の抵抗を介して第２の端子に接続され、第１のトラン
ジスタのコレクタと第2,第３のトランジスタのエミッタ
が第１の給電線路に接続され、第１のトランジスタのベ
ースとエミッタ間に第４の抵抗が接続されている第１の
出力回路と、第４のトランジスタのベースと第５のトラ
ンジスタのエミッタが接続され、また第４のトランジス
タのコレクタと第５のトランジスタのコレクタが接続さ
れ、第５のトランジスタのベースが第６のトランジスタ
のコレクタと接続され、第６のトランジスタのコレクタ
が第５の抵抗を介して第７のトランジスタのコレクタと
接続され、第７のトランジスタのベースは第６の抵抗を
介して第４の端子に接続されると共に、第７の抵抗を介
して第１の給電線路に接続され、第６のトランジスタの
ベースは第３の端子に接続されると共に、第８の抵抗を
介して第１の給電線路に接続され、第７のトランジスタ
のエミッタは第１の給電線路に接続され、第４と第６の
トランジスタのエミッタは第２の給電線路に接続され、
第４のトランジスタのベースとエミッタ間に第９の抵抗
が接続され、第５のトランジスタのベースとエミッタ間
に第10の抵抗が接続されている第２の出力回路とからな
り、第１の出力回路と第２の出力回路が、第１のトラン
ジスタのエミッタと第４のトランジスタのコレクタを接
続することによって結ばれ、その接続点を全回路の出力
端子としたパルス幅変調方式のIC出力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002366A JPH082185B2 (ja) | 1987-01-08 | 1987-01-08 | パルス幅変調方式のｉｃ出力回路 |
| US07/141,223 US4831344A (en) | 1987-01-08 | 1988-01-06 | IC output circuit for use in pulse width modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002366A JPH082185B2 (ja) | 1987-01-08 | 1987-01-08 | パルス幅変調方式のｉｃ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63171170A JPS63171170A (ja) | 1988-07-14 |
| JPH082185B2 true JPH082185B2 (ja) | 1996-01-10 |
Family
ID=11527259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62002366A Expired - Fee Related JPH082185B2 (ja) | 1987-01-08 | 1987-01-08 | パルス幅変調方式のｉｃ出力回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4831344A (ja) |
| JP (1) | JPH082185B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000217370A (ja) * | 1999-01-25 | 2000-08-04 | Mitsubishi Electric Corp | パルス幅変調方式によるｉｃ出力回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654566A (en) * | 1974-06-24 | 1987-03-31 | General Electric Company | Control system, method of operating an electronically commutated motor, and laundering apparatus |
| US4081731A (en) * | 1976-08-03 | 1978-03-28 | Sperry Rand Corporation | Pulse width modulated servo amplifier with over-current protection |
-
1987
- 1987-01-08 JP JP62002366A patent/JPH082185B2/ja not_active Expired - Fee Related
-
1988
- 1988-01-06 US US07/141,223 patent/US4831344A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63171170A (ja) | 1988-07-14 |
| US4831344A (en) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720720U (ja) | トーテムポールトランジスタ出力段回路 | |
| JPH082185B2 (ja) | パルス幅変調方式のｉｃ出力回路 | |
| JPH0767074B2 (ja) | 出力電流駆動回路 | |
| JP2824469B2 (ja) | 半導体集積回路装置 | |
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| JP3380604B2 (ja) | 駆動回路 | |
| JP2853278B2 (ja) | 駆動回路 | |
| KR910000691Y1 (ko) | 바이씨모스를 이용한 대전력 구동회로 | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| JPH0158757B2 (ja) | ||
| KR930003257B1 (ko) | 논리회로 | |
| JPH0328605Y2 (ja) | ||
| JPH0326679Y2 (ja) | ||
| JPS6311795Y2 (ja) | ||
| SU1636954A1 (ru) | Формирователь управл ющих импульсов дл силового транзистора регул тора напр жени | |
| JPH03876Y2 (ja) | ||
| JPH0334688B2 (ja) | ||
| JPS6011608Y2 (ja) | ソレノイド駆動回路 | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPS635430Y2 (ja) | ||
| JPS5941663Y2 (ja) | 垂直出力回路 | |
| JPH0572770B2 (ja) | ||
| JPH059199U (ja) | ステツプモータの駆動回路 | |
| JPH08111523A (ja) | 電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |