KR930003257B1 - 논리회로 - Google Patents

논리회로 Download PDF

Info

Publication number
KR930003257B1
KR930003257B1 KR1019890017064A KR890017064A KR930003257B1 KR 930003257 B1 KR930003257 B1 KR 930003257B1 KR 1019890017064 A KR1019890017064 A KR 1019890017064A KR 890017064 A KR890017064 A KR 890017064A KR 930003257 B1 KR930003257 B1 KR 930003257B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
low
potential
base
Prior art date
Application number
KR1019890017064A
Other languages
English (en)
Other versions
KR910010875A (ko
Inventor
요시에 나까바야시
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR910010875A publication Critical patent/KR910010875A/ko
Application granted granted Critical
Publication of KR930003257B1 publication Critical patent/KR930003257B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Logic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)

Abstract

내용 없음.

Description

논리회로
제 1 도는 본 발명에 의한 논리회로의 1실시예를 나타낸 회로도.
제 2 도는 종래의 논리회로를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
7,8 : 쇼트키 클램프 NPN 트랜지스터 9 : NPN 트랜지스터
31 : 고전위 전원 접속용 단자 32 : 저전위전원 접속용 단자
33 : 입력단자 34 : 출력단자
70 : 출력 다링톤(darlington) 회로　 80 : 전류흡수회로
(특히, 각 도면중 동일부호는 동일 또는 상단부분을 표시한다).
본 발명은 논리회로에 관한 것으로, 특히 예를들자면 ALSTLL(advance low power schottky transistor-transistor logic)의 출력회로에 관한 것이다.
제 2 도는 1987년판 미쓰비시 반도체 데이타 북(data-book)(ALSTTL)에 개시된 반도체 집적회로 M74ALS244AP의 출력회로의 일부를 나타낸 회로도이다. 이 출력회로는 고전위 전원 접속용 단자(31)와 저전위 전원 접속용 단자(32)사이에서 접속된 PNP 트랜지스터(1), 쇼트키 클램프(schottky-clamp) NPN 트랜지스터(2-8), NPN 트랜지스터 (9), PN 접합 다이오드(10), 쇼트키 배리어 다이오드(Schottkey-barrier-diode)(11-14), 저항(15-23)을 포함하며, 입력단자(33)에 주어진 신호의 비반전 신호를 출력단자(34)에 출력하도록 구성되어 있다.
입력단자(33)의 전위가 로우레벨일때 트랜지스터(1,4,7)는 온(ON) 되고, 트랜지스터(2,3,8,9)는 오프되어 출력단자(34)의 전위는 로우레벨이 된다.
입력단자(33)의 전위가 로우레벨에서 하이레벨(high-level)로 변화하면, 트랜지스터(1)가 오프하여, 다음에는 트랜지스터(2,3,4)가 차례로 온·온·오프된다. 트랜지스터(4)의 오프에 의해 출력수단인 트랜지스터(7)가 오프되고, 또 트랜지스터(8),(9)가 온이 된다. 그 결과, 출력단자(34)의 전위는 로우레벨에서 하이레벨로 변화한다.
종래의 논리회로는 이상과 같이 구성되어 있으므로, 노이즈(noise)등에 의하여 저전위전원 접속용 단자(32)의 전위가 현저하게 저하하면, 입력단자(33)에 로우레벨의 신호가 주어져 있을때에 출력단자(34)의 전위가 일시적으로 하이레벨이 된다고 하는 문제점이 있다.
즉, 입력단자(33)의 전위가 로우레벨일때 트랜지스터(1)가 온되므로, 트랜지스터(2)의 베이스(base)전위는 떨어져, 이 때문에 트랜지스터(2,3) 및 다이오드 (10)는 오프된다. 그런데, 저전위 전원 접속용 단자(32)의 전위가 트랜지스터(2)의 베이스 전위보다 트랜지스터(2,3) 및 다이오드(10)의 총한계전압(threshold voltage)이상으로 낮게되면, 트랜지스터(2,3) 및 다이오드(10)가 온된다. 트랜지스터(3), 다이오드(10)가 온되면 트랜지스터(4)가 오프되어, 이것을 받아 트랜지스터(7)가 온에서 오프로 변하고, 트랜지스터(8,9)는 오프에서 온으로 변한다.
그 결과, 입력단자(33)의 로우레벨에 응답하여 로울레벨로 있어야 할 출력단자(34)의 전위가 저전위 전원 접속용 단자(32)의 전위가 회복할때까지의 사이에, 일시적으로 하이레벨이 되어 버린다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 저전위전원 접속용 단자의 전위가 노이즈등에 의해 저하된다고 해도, 출력단자의 신호레벨(level)이 변화하는 일이 없는 논리회로를 얻는 것을 목적으로 한다.
본 발명에 관한 논리회로는, 출력단자의 로우·하이를 지정하는 신호를 받는 입력수단과, 제어전극이 입력수단에 작동적으로 결합됨과 동시에, 제1 및 제 2 전극이 각각 고전위점 및 출력단자에 접속되어, 출력단자의 로우·하이를 지정하는 신호의 지정에 응답하여 온되고, 로우의 지정에 응답하여 오프되는 제1의 트랜지스터와, 제어전극이 입력수단에 작동적으로 결함됨과 동시에 제1 및 제 2 전극이 각각 출력단자 및 저전위점에 접속되어 출력단자의 로우·하이를 지정하는 신호의 로우의 지정에 응답하여 온되고 하이의 지정에 응답하여 오프되는 제 2 의 트랜지스터와, 제1의 트랜지스터의 제어전극 및 입력수단에 접속되어, 입력수단에 주어지는 출력단자의 로우·하이를 지정하는 신호의 로우의 지정에 응답해서 능동화되어 제 1 의 트랜지스터의 제어전극에 주어지는 전류를 흡수하는 전류흡수 수단과를 설치한 것이다.
본 발명에 있어, 전류흡수 수단은, 출력단자의 로우·하이를 지정하는 신호의 로우에 지정에 응답해서 능동화되어 고전위점과 출력단자와의 사이에 설치된 제1의 트랜지스터의 제어전극에 주어지는 전류를 흡수한다. 따라서 로우지정일때에, 출력단자를 하이로 하기 위하여 제1의 트랜지스터가 잘못되어 온되는 일은 없다.
[실시예]
제 1 도는 본 발명에 의한 논리회로의 1실시예를 표시한 회로도이다.
본 논리회로는 제 2 도에 도시된 종래의 논리회로에, PNP 트랜지스터(41), 쇼트키 클램프 NPN 트랜지스터(42), PN 접합 다이오드(43) 및 쇼트키 배리어 다이오드(44,45)로 이루어지는 전류흡수회로(80)를 추가한 구성을 가지고 잇다.
제 1 도에 있어, 입력단자(33)와 쇼트키 클램프 NPN 트랜지스터(4)의 베이스와의 사이에는 입력단자(33)에 주어진 신호의 레베를 반전시킨, 트랜지스터(4)의 베이스에 주어지기 위한 버퍼(buffer)로써 활동하는 인버터(inverter)(50)가 설치되어 있다.
인버터(50)는, 입력단자(33)에 베이스가 접속된 PNP 트랜지스터(1)와 이 트랜지스터(1)의 에미터(emitter)의 베이스가 접속된 클램프 NPN 트랜지스터(2)의 에미터에 애노드(anode), 트랜지스터(1)의 베이스에 캐소드(cathode)가 각각 접속된 쇼트키 배리어 다이오드(12)와, 트랜지스터(2)의 에미터에 베이스가 접속된 쇼트키 클램프 NPN 트랜지스터(3)와, 이 트랜지스터(3)의 에미터에 애노드, 저전위 전원 접속용 단자(32)에 캐소드가 각각 접속된 PN 접합 다이오드(10)로 이루어진다. 다이오드(12)는, 입력단자(33)의 전위가 하이레벨에서 로우레벨로 반전했을 때에 트랜지스터(3)의 베이스전하를 뽑아내어 트랜지스터(3)의 턴-오프(turn-off)를 빠르게 하는 역할을 한다.
트랜지스터(1)의 에미터와 트랜지스터(2)의 베이스와의 접속점은 저항(15)을 통하여 고전위 전원 접속용 단자에(31)에 접속되어, 트랜지스터(1)의 콜렉터는 저전위 전원 접속용 단자(32)에 접속된다. 트랜지스터(2)의 콜렉터는 쇼트키 배리어 다이오드(44)이 캐소드에 접속된다. 또 인버터(50)의 출력을 제공하는 트랜지스터(3)의 콜렉터는, 트랜지스터(4)의 베이스에 접속됨과 동시에, 저항(17)을 통하여 고전위 전원 접속용 단자(31)에 접속된다. 트랜지스터(4)의 에미터는 액티브 풀다운(active-pull-down)회로로서 동작되는 스퀘어회로(60)를 통하여 쇼트키 클램프 NPN 트랜지스터(70)의 베이에 접속된다. 트랜지스터(7)의 콜렉터는 출력단자(34)에 접속되고 에미터는 저전위 전원 접속용 단자에 접속된다. 스퀘어회로(60)는, 쇼트키 클램프 NPN 트랜지스터(6) 및 저항(21,22)에 의해 이루어지되, 트랜지스터(6)의 베이스는 저항(21)을 통하여, 또 콜레터는 저항(22)을 통하여, 트랜지스터(4)의 에미터와 트랜지스터(7)의 베이스와 접속점에 각각 접속되고, 또한 에미터는 저전위 전원 접속용 단자(32)에 접속된다.
스퀘어회로(60)는, 트랜지스터(7)의 턴-오프때에 트랜지스터(7)의 베이스전하를 빼어내고 그 턴-오프를 빠르게 하기도 하고, 트랜지스터(7)의 베이스에 과잉한 베이스전류가 공급되었을때에 그 일부를 저전위측으로 흐르게 하는 역할을 한다. 트랜지스터(4)의 콜렉터는, 기능적으로는 1개의 트랜지스터소자와 등가인 출력다링톤회로(70)에 접속됨과 동시에 저항(18)을 통하여 고전위 전원 접속용 단자(31)에 접속된다. 입력 트랜지스터회로(70)는 쇼트키 클램프 NPN 트랜지스터(8) 및 NPN 트랜지스터(9)에서 이루어진다.
트랜지스터(8)의 베이스는 트랜지스터(4)의 콜렉터에 접속되고, 콜렉터는 트랜지스터(9)의 콜렉터에, 에미터는 트랜지스터(9)의 베이스에 각각 접속된다. 트랜지스터(9)의 에미터는 출력단자(34)에 접속되고, 콜렉터는 저항(20)을 통하여 고전위 전원 접속용 단자(31)에 접속된다. 트랜지스터(9)의 베이스는 풀다운저항(23)을 통하여 저전위 전원 접속용 단자(32)에 접속된다.
상기 출력 트랜지스터회로(70)와 저항(20)은 제 1 의 출력수단으로서 작용하는데 이에 대해서는 이후에 상세히 설명될 것이다. 출력단자(34)와 트랜지스터(4)의 콜렉터와의 사이에는, 쇼트키 배리어 다이오드(13)와 쇼트키 클램프 NPN 트랜지스터(5)가 직렬로 접속되어 있다. 트랜지스터(5)의 에미터는 트랜지스터(4)의 콜렉터에 접속되고, 콜렉터는 다이오드(13)의 캐소드에, 베이스는 저항(19)을 통하여 고전위 전원 접속용 단자(31)에 각각 접속된다. 다이오드(13)의 애노드는 출력단자(34)에 접속된다.
트랜지스터(5)는, 제 2 의 출력수단인 트랜지스터(7)의 턴-온때에 켜지고, 출력단자(34)에서 트랜지스터(7)의 베이스에 트랜지스터(4)를 통하여 베이스전류를 공급하고, 트랜지스터(7)의 턴-온을 빠르게 하는 역할을 한다. 다이오드(13)는 전류의 역류방지용이다.
입력단자(33)의 로우레벨의 전위가 언더슈트(under shoot) 했을때에 저전위 전원 접속용 단자(32)에서 입력단자(33)에 전류를 공급하기 위한 입력 클램프 쇼트키 배리어 다이오드(11)가 접속되어 있다. 또, 출력 단자(34)와 저전위 전원 접속용 단자(32)사이에는 출력단자(34)의 로우레벨의 전위가 언더슈트했을때에 저전위 전원 접속용 단자(32)에서 출력단자(34)에 전류를 공급하기 위한 출력 클램프 쇼트 배리어 다이오드(14)가 접속되어 있다.
출력 다링톤회로(70)내의 트랜지스터(9)의 베이스는, 입력단자(33)의 전위가 로우레벨일때에 트랜지스터(9)의 베이스로 흘러들어오는 전류를 흡수하기 위한 전류흡수회로(80)에 접속된다. 전류흡수회로(80)의 구성에 있어서, 다이오드(45)의 애노드는 트랜지스터(9)의 베이스에 접속되고 캐소드는 트랜지스터(42)의 콜렉터에 접속된다. 트랜지스터(42)의 에미터는 트랜지스터(41)의 에미터에 접속되고, 베이스는 다이오드(43)의 애노드에 접속됨과 동시에 저항(16)을 고전위 전원 접속용 단자(31)에 접속된다.
다이오드(43)의 캐소드는 다이오드(44)의 애노드에, 다이오드(44))의 캐소드는 트랜지스터(2)의 콜렉터에 각각 접속된다. 트랜지스터(41)의 콜렉터는 저전위 전원 접속용 단자(32)에 접속된다. 트랜지스터(42)는, 입력단자(33)의 전위가 로우레벨일때에 도통하는 것에 의해, 트랜지스터(9)의 베이스전류의 흡수경로를 확립한다. 입력단자(33)의 확립에 관련되었던 트랜지스터(42)의 동작점을 설정하기 위한 레벨쉬프트 수단으로서, 트랜지스터(41)의 베이스·에미터접합 및 다이오드(43,44)가 상술한 바와같이 이용된다.
트랜지스터(41)는 또, 흡수된 트랜지스터(9)의 베이스전류가 저전위 전원 접속용 단자(32)측으로 흐르도록 하는 역할을 한다. 다이오드(45)는, 출력단자(34)의 전위가 로우레벨일때, 즉 트랜지스터(9)가 오프일때에, 트랜지스터(42)의 베이스·콜렉터 접합을 통하여 고전위 전원 접속용 단자(31)에서 트랜지스터(9)의 베이스에 전류가 흘러들어가는 것을 방지하는 역할을 한다.
제 1 도에 표시하는 논리회로의 통상 작동에 있어서 입력단자(33)의 전위가 로우레벨일때, 콜렉터전위 즉 트랜지스터(2)의 베이스전위가 저하되기 때문에 트랜지스터(2)의 오프가 된다.
그 결과,트랜지스터(3)의 베이스전류의 공급이 중단되기 때문에 트랜지스터(3)는 오프되고, 트랜지스터(3)의 콜렉터 전위는 하이레벨이 된다. 즉 입력단자(33)에 주어진 로우레벨이 인버터(50)에 의하여 반전된 하이레벨이 된다. 트랜지스터(4)는, 이 하이레벨에 응답하여 온되고, 트랜지스터(4)를 통하여 제 2 의 출력 수단인 트랜지스터(7)의 베이스에 전류가 공급되기 때문에, 트랜지스터(7)는 온된다.
한편, 트랜지스터(4)의 콜렉터전위 즉 트랜지스터(8)의 베이스전위가 저하하기 때문에 트랜지스터(8)는 오프가 되고, 트랜지스터(9)의 베이스전류의 공급이 중단되기 때문에 트랜지스터(9)는 오프가 된다. 따라서 트랜지스터(7)를 통하여 출력단자(34)에서 저전위 전원 접속용 단자(32)에 전류를 빨아들이기 위해, 출력단자(34)의전위는 로우레벨이 된다.
다음에, 입력단자(33)의 전위가 로우레벨에서 하이레벨로 반전하면, 트랜지스터(1)는 오프가 되어 트랜지스터(1)의 콜렉터 전위 즉 트랜지스터(2)의 베이스 전위가 상승하기 때문에 트랜지스터(2)는 온된다. 그 결과, 트랜지스터(2)를 통하여 트랜지스터(3)의 베이스에 전류가 공급되기 때문에 트랜지스터(3)는 온되고, 트랜지스터(3)의 콜렉터 전위는 로우레벨이 된다.
즉, 입력단자(33)에 주어진 하이레벨이 인버터(50)에 의하여 반전되어 로우레벨이 된다. 트랜지스터(4)는, 이 로우레벨에 응답하여 오프가 되어, 트랜지스터(7)의 베이스전류의 공급을 멈추기 때문에 트랜지스터(7)는 오프된다. 한편, 트랜지스터(4)의 콜렉터 전위 즉 트랜지스터(8)의 베이스전위가 상승하기 때문에 트랜지스터(8)는 온되고, 트랜지스터(9)에 베이스전류가 공급되어 트랜지스터(9)는 온된다. 그 결과, 저항(2)및 트랜지스터(9)를 통하여 고전위 전원 접속용 단자(31)에서 출력단자(34)에 전류가 공급되므로, 출력단자의 전위는 하이레벨이 된다.
제 1 도의 논리 회로에 있어서 입력단자 (33)의 하이레벨의 한계값은, 저전위 전원 접속용 단자(32)의 전위를 기준으로서 다음식으로 주어진다.
VF10+VBE3+VBE2-VBE1=0.75+0.75+0.75-0.75=1.5V……………(1)
여기에서, VF10은 다이오드(10)의 순방향전압, VBE3,VBE2및 VBE1은 각각 트랜지스터(3,2,1)의 베이스 에미터간 전압이다.
즉, 제 1 도의 논리회로에서는, 입력단자(33)의 전위가 저전위 전원 접속용 단자(32)의 전위를 기준으로서 1.5V이상 높게되면 출력단자(34)에 하이레벨, 그렇지 않을때는 로우레벨이 각각 출력된다.
예를들면, 입력단자(33)에 주어지는 입력신호는, 하이레벨이 2.0V, 로우레벨이 0.5V의 논리진폭을 가지는 신호로 되어 있어도 좋다.
다음에 전류흡수회로(80)의 동작에 관하여 설명한다. 입력단자(33)의 전위가 하이레벨일때, 전술한 바와 같이 트랜지스(1)는 오프되고, 트랜지스터(2,3) 및 다이오드(10)는 온되어 있다. 트랜지스터(2)의 콜렉터 전위가 저하되기 때문에 다이오드(43,44)는 온된다. 이때의 트랜지스터(42)의 베이스전위는 저전위 전원 접속용 단자(32)의 전류를 기준으로서 다음식에 주어진다.
VF10+VBE3+VCE2+VF44+VF43=0.75+0.25+0.5+0.75=3.0(V)…………(2)
여기에서, VCE2는 트랜지스터(2)의 콜렉터, 에미터간전위, VF44및 VF43은 각각 다이오드(44,43)의 순방향전압이다. 지금, 입력단자(33)의 하이레벨 2.0V로 있다고 하면, 트랜지스터(42)의 베이스와 트랜지스터(41)베이스와의 사이의 전위차는,
3.0-2.0=1.0(V) ………………………………………………………………(3)
이 된다. 트랜지스터(42) 및 트랜지스터 (41)가 온되기 위해서는, 그것들의 베이스간에
VBE42+VBE42=0.75+0.75=1.5(V)……………………………………………(4)
의 전위차가 필요하다.
여기서 VBE42, VBE41는 각각 트랜지스터(42,41)의 베이스·에미터간 전압이다. 따라서, 트랜지스터(42,41)이 온되지 않는다. 이때문에, 제 1 의 출력수단을 이루는 출력 다링톤회로(70)내의 트랜지스터(9)의 베이스에서 저전위 전원 접속용 단자(32)에 이르는 전류흡수회로(80) 내의 전류흡수경로는 확립되지 않는다.
이와같이 입력단자(33)의 전위가 하이레벨일때는 전류흡수회로(80)는 불능화되어, 출력 다링톤회로(70)내의 트랜지스터(9)의 베이스전류가 인발되지 않고, 트랜지스터(9)는 통상대로 온을 계속할 수가 있다. 입력단자(33)의 전위가 하이레벨에서 로우레벨에 반전하는 천이기간에 있어, 입력단자(33)의 전위가 1.5V까지 저하하면, 트랜지스터(1)는 오프 트랜지스터(2,3) 및 다이오드(10)는 온된다. 이때문에 트랜지스터(2)의 콜렉터전위가 상승하고, 다이오드(43,44)는 오프된다.
따라서 트랜지스터(42)의 베이스전위는 고전위 전원 접속용 단자(31)의 전위와 거의 동일하게 되어, 트랜지스터(42,41)가 온된다. 이렇게 됨으로써 트랜지스터(9)이 베이스에서 저전위 전원 접속용 단자(32)에 이르는 전류흡수회로(80)내의 전류흡수경로가 확립되어, 트랜지스터(9)의 베이스전류는 이 전류흡수경로를 통하여 고속으로 인발된다.
그 결과, 고저항인 풀다운 저항(23)에 의한 완만한 베이스전류의 인발의 경우와 비교하여 트랜지스터(9)의 턴-오프를 빠르게 할 수 있으므로, 출력단자(34)의 전위의 하이레벨에서 로우레벨의 하강이 빠르게 이루어진다. 입력단자(33)의 전위가 로우레벨인 동안에 트랜지스터(41, 41)는 온되고, 전류흡수회로(80)는 능동화되어 있다. 이때, 노이즈등에 의한 저전위 전원 접속용 단자(32)의 전위가 언더슈트하면, 전술한 바와 같이 오프되어 있던 트랜지스터(2,3) 및 다이오드(10)가 온된다.
예를들면, 입력단자(33)의 로우레벨이 0.5V로 있다면 트랜지스터(2)의 베이스 전위는
0.5+VBE1=0.5+075=1.25(V)………………………………………………(5)
로 있으므로, 저전위 접속용 단자(32)의 전위가
1.25-VBE2-VBE3-VF10=1.25-0.75-0.75-0.75=-1.0(V)……………(6)
이하로 저하하면, 트랜지스터(2,3) 및 다이오드(10)는 온된다.
그 결과, 트랜지스터가(4)가 오프되고, 이것을 받아 트랜지스터(8)가 온되므로, 트랜지스터(9)에 베이스 전류가 공급된다. 한편 트랜지스터(2,3) 및 다이오드(10)의 온되면 다이오드(43,44)가 온되므로, 트랜지스터(42)의 베이스전위는, 고전위 전원 접속용 단자(31)의 전위와 거의 동등한 전위에서 상기 (2)식으로 표시된 3.0V로 변화한다.
지금 입력단자(33)의 전위 즉 트랜지스터(41)의 베이스전위는 0.5V의 로우레벨로 있으므로, 트랜지스터(42,41)의 베이스간 전위차는
3.0-0.5=2.5(V)………………………………………………………………(7)
로 된다.
이 전위차는 상기(4)식으로 표시된 값이상으로 있으므로, 트랜지스터(42,41)는 계속 온으로 되어 전류흡수회로(80)는 능동화된 채로 있다.
따라서 트랜지스터(8)를 통하여 트랜지스터(9)의 베이스에 공급된 베이스전류는, 전류흡수회로(80)내의 다이오드(45), 트랜지스터(42), 트랜지스터(41)로 이루어지는 전류흡수경로를 통하여 저전위 전원 접속용 단자(32)에 즉시 흡수되어, 트랜지스터(9)는 온되지 않는다. 그 결과, 입력단자(33)가 로우레벨일때에 저전위 전원 접속용 단자(32)의 전위는 노이즈에 의하여 언더슈트한다고 해도, 출력단자(34)의 전위가 일시적으로 하이레벨로 반전되는 일은 없다.
트랜지스터(42)의 베이스전위는 가장 낮아 상기(2)식으로 표시된 3.0(V)로 있으므로, 입력단자(33)의 전위 트랜지스터(41)의 베이스전위가 1.5V이상으로 되지 않는 한, 트랜지스터(42,41)는 계속 온 상태로 있게 된다. 다시말하면, 제 1 도의 논리회로에서는, 전류흡수경로를 개폐하는 스위치로서 활동하는 트랜지스터(42)의 입력단자(33)의 전위에 관련된 동작점은, 트랜지스터(41)의 베이스·에미터 접합 및 다이오드(43,44)를 레벨쉬프트 수단으로서 사용하는 것에 의하여 설정되어 있다.
트랜지스터(41)를 레벨쉬프트 수단으로서만 이용한다면 트랜지스터(41)를 바꾸어, 트랜지스터(42)의 에미터에 애노드, 입력단자(33)에 캐소드가 접속된 다이오들 이용해도 좋다. 이 경우, 전류흡수회로(80)내의 전류흡수경로를 통하여 흡수된 트랜지스터(9)의 베이스전류는 입력단자(33)에 공급되어 있으므로, 입력단자(33)의 전위를 변동시키는 원인이 된다.
따라서, 제 1도의 회로와 같이 레벨쉬프트 수단으로서도 병용되는 트랜지스터(41)를 설치해서. 트랜지스터(41)를 통하여 흡수전류가 저전위 전원 접속용 단자(32)로 흐르도록 하는 것이 바람직스럽다. 특히, 상기 실시예에서는 쇼트키 클램프 트랜지스터 및 쇼트키 배리어 다이오드를 사용한 회로에 관하여 설명했지만, 회로에 적절한 변동을 더하는 것에 의하여 다른 트랜지스터 또는 다이오드를 사용하는 것도 가능하다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 출력단자의 로우·하이를 지정하는 신호의 로우의 지정에 응답하여 능동화되어, 고전위점과 출력단자와의 사이에 설치된 제 1 의 트랜지스터의 제어전극에 주어진 전류를 흡수하는 전류흡수수단을 설치했으므로, 로우의 지정일때에 제 21의 트랜지스터가 잘못되어 온되는 일은 없고, 예를든다면 저전위점의 전위가 노이즈등에 의하여 저하한다고 해도, 출력단자의 신호레벨이 변화하는 일이 없는 논리회로를 얻을 수 있다고 하는 효과가 있다.

Claims (1)

  1. 로우 또는 하이의 2치중 어느하나로 되는 입력신호가 입력되는 입력단자(33)로 부터 상기입력신호를 받아들여서 상기 입력신호가 로우일때는 로우로 되고 하이일때는 하이로 되는 제 1 의 제어신호 및, 상기입력신호가 로우일때는 하이로 되고 하이일때는 로우로 되는 제 2 의 제어신호를 출력하는 입력수단(50,15,17,4,18,60)과, 고전위 전원 접속용 단자(31)와 출력단자(34)사이에 접속되고, 상기 입력수단(50,15,17,4,18,60)으로 부터 제공되는 상기 제 1 의 제어신호를 제어단자로 받아서 상기 제 1 의 제어신호가 로우일때 상기 고전위 전원 접속용 단자(31)와 상기 출력단자(34)사이를 비도통상태로 만들고, 상기 제 1 의 제어신호가 하이일때 상기 고전위 전원 접속용 단자(31)와 상기 출력단자(34)사이를 도통상태로 만드는 제 1 의 출력수단(70,20)과 저전위 전원 접속용단자(32)와 상기 출력단자(34)사이에 접속되고, 상기 입력수단(50,15,17,4,18,60)으로 부터 제공되는 상기 제2의 제어신호가 하이일때 상기 저전위 전원 접속용 단자(32)와 상기 출력단자(34)사이를 도통상태로 만들고, 상기 제 2 의 제어신호가 로우일때 상기 저전위 전원 접속용 단자(32)와 상기 출력단자(34)사이를 비도통 상태로 만드는 제2의 출력수단(7)과 상기 제어단자(33)로 부터 받아들인 상기 입력신호가 로우일때는 능동화되어 상기 제 1 의 출력수단(70,20)의 상기 제어단자로 부터 상기 저전위 전원접속용 단자(32)에 이르는 전류흡수경로를 형성하고, 상기 입력신호가 하이일때는 불능화되어, 상기 전류흡수경로를 형성하지 않는 전류흡수 수단(80)을 포함하는 논리회로.
KR1019890017064A 1989-02-13 1989-11-23 논리회로 KR930003257B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3418189 1989-02-13
JP1-34181 1989-02-13

Publications (2)

Publication Number Publication Date
KR910010875A KR910010875A (ko) 1991-06-29
KR930003257B1 true KR930003257B1 (ko) 1993-04-24

Family

ID=12407033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017064A KR930003257B1 (ko) 1989-02-13 1989-11-23 논리회로

Country Status (2)

Country Link
JP (1) JPH02290329A (ko)
KR (1) KR930003257B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381929B1 (ko) * 1998-06-03 2004-03-26 주식회사 엘지화학 고분자라텍스를연속적으로과립상으로제조하는공정및장치

Also Published As

Publication number Publication date
KR910010875A (ko) 1991-06-29
JPH02290329A (ja) 1990-11-30

Similar Documents

Publication Publication Date Title
US5432471A (en) Insulated gate semiconductor device
US5200879A (en) Drive circuit for voltage driven type semiconductor device
US4954917A (en) Power transistor drive circuit with improved short circuit protection
US4394588A (en) Controllable di/dt push/pull driver
EP0225431B1 (en) Buffered miller current compensating circuit
US4376900A (en) High speed, non-saturating, bipolar transistor logic circuit
USRE34107E (en) Power transistor drive circuit with improved short circuit protection
KR930003257B1 (ko) 논리회로
EP0098155B1 (en) Schmitt trigger circuit
US5495198A (en) Snubbing clamp network
KR0155995B1 (ko) 전압 트랜슬레이터 및 그 회로
JPS6010815A (ja) 論理回路
US4413194A (en) TTL Output circuit having means for preventing output voltage excursions induced by negative current reflections
US4739190A (en) Monolithically integratable high efficiency switching circuit
EP0519658B1 (en) Overvoltage sensor with hysteresis
US4562364A (en) TTL Circuit in which transient current is prevented from flowing therethrough
KR0165986B1 (ko) BiCMOS 논리 회로
KR930009152B1 (ko) Ecl논리회로
US5097153A (en) TTL compatible BICMOS input circuit
US4342925A (en) Circuit arrangement for interruption-free voltage switching
EP0313746A2 (en) ECL input circuit for CMOS devices
JPH0669141B2 (ja) 入力回路
US5481216A (en) Transistor drive circuit with shunt transistor saturation control
US5045724A (en) Circuit for limiting the short circuit output current
US4727264A (en) Fast, low-power, low-drop driver circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060410

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee