JPS595322A - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPS595322A JPS595322A JP57114846A JP11484682A JPS595322A JP S595322 A JPS595322 A JP S595322A JP 57114846 A JP57114846 A JP 57114846A JP 11484682 A JP11484682 A JP 11484682A JP S595322 A JPS595322 A JP S595322A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- diode
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は定電流源回路に関し、特に低電圧源においても
、電圧源の電圧に依存しない定電流源回路を提供するも
のである。
、電圧源の電圧に依存しない定電流源回路を提供するも
のである。
定電流源回路は第１図に示す回路構成が一般的である。
この回路の動作は、電圧源Ｖｃｃを印加すると、抵抗Ｒ
１を通じてダイオードＤ１に電流が流れることによシト
ランジスタＱ１がＯＩＬ、この瞬間、トランジスタＱ２
がＯＦＦであシ、また、トランジスタＱ３． Ｑ４ 、
ＱｓがＯＮになる。ところがトランジスタＱ４を通し
て流れる電流がダイオードＤ２ 、 Ｄ３に流れると、
トランジスタ。２がＯＮし、トランジスタＱ１はＯＦＦ
になる。すなわち、ダイオードｎ２ 、 ｎ３の順方向
電圧とトランジスタＱ２のペース・エミッタ間電圧Ｖ！
１１２が等しいとすると、トランジスタＱ２がＯＮする
とそのエミッタ電位はダイオードＤ５の順方向電圧ＶＤ
３となシ、トランジスタＱ１がＯＦＦする。このとき、
トランジスタＱ２の電流は、そのエミッタ抵抗ヲＲ２ト
スルト、Ｘｑ２＝ｖＤ５／Ｒ２テアル。トランジスタ群
Ｑ６の各々のコレクタ電流は等しく、トランジスタＱ２
、 Ｑａのコレクタ電流に等しく、この電流は前記Ｉ
Ｑ２で与えられる。抵抗Ｒ１，トランジスタ（ｈ 、
ダイオードＤ１で構成される回路は一般にスタート・ア
ップ回路と呼ばれている。
１を通じてダイオードＤ１に電流が流れることによシト
ランジスタＱ１がＯＩＬ、この瞬間、トランジスタＱ２
がＯＦＦであシ、また、トランジスタＱ３． Ｑ４ 、
ＱｓがＯＮになる。ところがトランジスタＱ４を通し
て流れる電流がダイオードＤ２ 、 Ｄ３に流れると、
トランジスタ。２がＯＮし、トランジスタＱ１はＯＦＦ
になる。すなわち、ダイオードｎ２ 、 ｎ３の順方向
電圧とトランジスタＱ２のペース・エミッタ間電圧Ｖ！
１１２が等しいとすると、トランジスタＱ２がＯＮする
とそのエミッタ電位はダイオードＤ５の順方向電圧ＶＤ
３となシ、トランジスタＱ１がＯＦＦする。このとき、
トランジスタＱ２の電流は、そのエミッタ抵抗ヲＲ２ト
スルト、Ｘｑ２＝ｖＤ５／Ｒ２テアル。トランジスタ群
Ｑ６の各々のコレクタ電流は等しく、トランジスタＱ２
、 Ｑａのコレクタ電流に等しく、この電流は前記Ｉ
Ｑ２で与えられる。抵抗Ｒ１，トランジスタ（ｈ 、
ダイオードＤ１で構成される回路は一般にスタート・ア
ップ回路と呼ばれている。
第１図の回路において、動作可能な電圧源の範囲は
ＶＣＯ≧Ｖｎ ＋ Ｖｍ冨ｓ ＋ Ｖ！Ｉｍｓ ＋ Ｖ
Ｃ８２■Ｄ二各ダイオードの順方向電圧 Ｖ！１１３７ａｗｓ ： ） ５ ンシ、ｚ、ｌ Ｑ３
、 Ｑ５ （７）ヘース・エミッタ間電圧 Ｖａａ２： ）ランジスタＱ２の飽和電圧Ｖｃａ ：
電圧源の電圧 で与えられる。一般的な値としてＶＤ ” ｖ１１３＝
ＶＢ１１５＝ ０・７ Ｖ 、 ｖａｓ２ ＝ ０，２
Ｖ トするとＶａａ ≧２．３ Ｖ となる。
Ｃ８２■Ｄ二各ダイオードの順方向電圧 Ｖ！１１３７ａｗｓ ： ） ５ ンシ、ｚ、ｌ Ｑ３
、 Ｑ５ （７）ヘース・エミッタ間電圧 Ｖａａ２： ）ランジスタＱ２の飽和電圧Ｖｃａ ：
電圧源の電圧 で与えられる。一般的な値としてＶＤ ” ｖ１１３＝
ＶＢ１１５＝ ０・７ Ｖ 、 ｖａｓ２ ＝ ０，２
Ｖ トするとＶａａ ≧２．３ Ｖ となる。
第２図に示す定電流回路は、動作可能な電圧源の電圧を
低くするときに用いられるもので、第１図の回路におい
てトランジスタＱ５を取シ去シ、ダイオード接続のトラ
ンジスタＱ３のペース・コレクタを接続し、トランジス
タＱ３． Ｑａ ヲｆｆｉ接ミラー結合したものであり
、他は第１図と同じである。この回路では、動作可能な
電圧源の範囲は、Ｗｏｏ≧ＶＤ ＋ Ｖ！１１３ ＋
Ｖａａ２であシ、前記と同じ値を使用するとＶＣ１０≧
１．６ｖとなシ、第１図の回路よＪ）Ｖｍｍ電圧だけ低
い電圧源で動作させることができる。しかし、トランジ
スタ群Ｑ６の数が増えてぐるとトランジスタ群Ｑ６のペ
ース電流が大きくなり、トランジスタＱ２のコレクタ電
流に対して、トランジスタＱ３． Ｑａ 。
低くするときに用いられるもので、第１図の回路におい
てトランジスタＱ５を取シ去シ、ダイオード接続のトラ
ンジスタＱ３のペース・コレクタを接続し、トランジス
タＱ３． Ｑａ ヲｆｆｉ接ミラー結合したものであり
、他は第１図と同じである。この回路では、動作可能な
電圧源の範囲は、Ｗｏｏ≧ＶＤ ＋ Ｖ！１１３ ＋
Ｖａａ２であシ、前記と同じ値を使用するとＶＣ１０≧
１．６ｖとなシ、第１図の回路よＪ）Ｖｍｍ電圧だけ低
い電圧源で動作させることができる。しかし、トランジ
スタ群Ｑ６の数が増えてぐるとトランジスタ群Ｑ６のペ
ース電流が大きくなり、トランジスタＱ２のコレクタ電
流に対して、トランジスタＱ３． Ｑａ 。
Ｑ６ のエミッタ電流が小さくなってくる。このため
トランジスタＱ６のコレクタ電流を抵抗Ｒ２で定めるこ
とが難しくなるという欠点がある。すなわち、基準電流
に対する出力電流（トランジスタ群Ｑ６のコレクタ電流
）の比（いわゆる、ミラー電流比）が１よシ小さくなる
欠点を有する。
トランジスタＱ６のコレクタ電流を抵抗Ｒ２で定めるこ
とが難しくなるという欠点がある。すなわち、基準電流
に対する出力電流（トランジスタ群Ｑ６のコレクタ電流
）の比（いわゆる、ミラー電流比）が１よシ小さくなる
欠点を有する。
本発明は前記の問題点を解消するものであシ、低電圧駆
動しかつ基準電流に対する出力電流の比を一定に出来る
定電流源回路を提供せんとするものである。以下に実施
例によって本発明を詳述する。
動しかつ基準電流に対する出力電流の比を一定に出来る
定電流源回路を提供せんとするものである。以下に実施
例によって本発明を詳述する。
第３図は本発明の実施例に係る定電流源回路構成図であ
り、この回路は、第２図の回路と対比すると、トランジ
スタ群Ｑ６をとりさシ、ダイオードＤ５とミラー結合し
てなる定電流回路を構成する第６のトランジスタＱ７を
もうけ、さらにこの第６のトランジスタＱ７のコレクタ
電流を基準電流とする、トランジスタＱａ 、 Ｑ９
、 Ｑ＋ｏ で構成スる定電流回路をもうけたもので
ある。この回路では動作可能な電圧源の範囲は、 ｖＣＣ≧ＶＤ＋ｖＢＩ３＋ｖｃ８２ であり、第２図の回路と同じ＜ Ｖｃａ≧１．６ｖであ
る。一方、トランジスタＱ３とＱ４ のみで定電流回
路を構成しているので、基準のトランジスタＱ３ をダ
イオード接続しても、トランジスタＱ４のベース電流に
よる影響は小さい。したがって、この回路ではトランジ
スタＱ７ 、 Ｑ４ 、 Ｑ３のコレクタ電流は等しく
、抵抗Ｒ２で正確に定められる。
り、この回路は、第２図の回路と対比すると、トランジ
スタ群Ｑ６をとりさシ、ダイオードＤ５とミラー結合し
てなる定電流回路を構成する第６のトランジスタＱ７を
もうけ、さらにこの第６のトランジスタＱ７のコレクタ
電流を基準電流とする、トランジスタＱａ 、 Ｑ９
、 Ｑ＋ｏ で構成スる定電流回路をもうけたもので
ある。この回路では動作可能な電圧源の範囲は、 ｖＣＣ≧ＶＤ＋ｖＢＩ３＋ｖｃ８２ であり、第２図の回路と同じ＜ Ｖｃａ≧１．６ｖであ
る。一方、トランジスタＱ３とＱ４ のみで定電流回
路を構成しているので、基準のトランジスタＱ３ をダ
イオード接続しても、トランジスタＱ４のベース電流に
よる影響は小さい。したがって、この回路ではトランジ
スタＱ７ 、 Ｑ４ 、 Ｑ３のコレクタ電流は等しく
、抵抗Ｒ２で正確に定められる。
ついでトランジスタＱ７のコレクタ電流を基準電流とす
るトランジスタＱｓ 、 Ｑ９ 、 Ｑ＋ｏ の定電
流回路では、トランジスタＱ＋ｏのベース電流を、トラ
ンジスタＱ８でグランドに流すので、トランジスタＱ１
０のベース電流による影響は小さくなシ、トランジスタ
Ｑ１ｏの数を第２図の場合に比べて多くすることが可能
である。又、基準電流に対する出力電流（トランジスタ
群Ｑ＋ｏのコレクタ１Ｋ 流） （Ｄ比け１になる。本
発明による回路と前記２つの回路との比較特性図を第４
図に示し、特性１．２゜３は第１図、第２図、第３図に
示す各回路の特性である。
るトランジスタＱｓ 、 Ｑ９ 、 Ｑ＋ｏ の定電
流回路では、トランジスタＱ＋ｏのベース電流を、トラ
ンジスタＱ８でグランドに流すので、トランジスタＱ１
０のベース電流による影響は小さくなシ、トランジスタ
Ｑ１ｏの数を第２図の場合に比べて多くすることが可能
である。又、基準電流に対する出力電流（トランジスタ
群Ｑ＋ｏのコレクタ１Ｋ 流） （Ｄ比け１になる。本
発明による回路と前記２つの回路との比較特性図を第４
図に示し、特性１．２゜３は第１図、第２図、第３図に
示す各回路の特性である。
すなわち、第４図から明らかな様に第１図に示す定電流
回路ではミラー比が１であるが、低電圧源駆動特性が良
くない。第２図に示す定電流回路では低電圧源駆動特性
が優れるが、ミラー比が１以下になっている。しかし、
第３図に示す本発明の実施例に係る定電流回路では低電
圧源駆動特性が優れ、かつ、ミラー比が１となってお沙
、両特性とも優れていることが理解される。
回路ではミラー比が１であるが、低電圧源駆動特性が良
くない。第２図に示す定電流回路では低電圧源駆動特性
が優れるが、ミラー比が１以下になっている。しかし、
第３図に示す本発明の実施例に係る定電流回路では低電
圧源駆動特性が優れ、かつ、ミラー比が１となってお沙
、両特性とも優れていることが理解される。
以上に詳しく述べたように、本発明は、電源の第１．第
２の両端子間に、第１の抵抗と第１のダイオードとの縦
続体を有し、前記第１のダイオードのアノード電位点に
ペースの接続された第１のトランジスタおよびこれにコ
レクタ・エミッタが各共通接続された第２のトランジス
タをそなえ、前記第１．第２のトランジスタの共通エミ
ッタを−２−第２の抵抗を介して前記電源の第２の端子
に、前２のダイオードまたはダイオード接続の第３のト
ランジスタを介して前記電源の第１の端子に、それぞれ
接続し、前記第２のダイオードまたは前記第３のトラン
ジスタにミラー結合された第４のトランジスタおよびこ
の第４のトランジスタに縦続された第３．第４のダイオ
ードを有し、前記第３のダイオード電位点を前記第２の
トランジスタのペースに、前記第４のダイオード電位点
を第６のトランジスタのペースに、それぞれ、接続し、
また、前記第６のトランジスタのエミッタを前記電源の
第２の端子に、前記第６のトランジスタのコレクタを第
６のトランジスタを介在させて前記電源の第１の端子に
、それぞれ、接続し、さらに、前記第６のトランジスタ
にミラー結合された第７のトランジスタ群および前記第
６．第７のトランジスタの共通ベース点と前記電源の第
２の端子との間に前記第６のトランジスタのコレクタ電
位をベース入力とした第８のトランジスタを接続したこ
とを特徴とする定電流源回路であり、低い電源電圧下で
動作し、しかも、基準電流に対する出力電流の比を確定
に一定にすることができる。
２の両端子間に、第１の抵抗と第１のダイオードとの縦
続体を有し、前記第１のダイオードのアノード電位点に
ペースの接続された第１のトランジスタおよびこれにコ
レクタ・エミッタが各共通接続された第２のトランジス
タをそなえ、前記第１．第２のトランジスタの共通エミ
ッタを−２−第２の抵抗を介して前記電源の第２の端子
に、前２のダイオードまたはダイオード接続の第３のト
ランジスタを介して前記電源の第１の端子に、それぞれ
接続し、前記第２のダイオードまたは前記第３のトラン
ジスタにミラー結合された第４のトランジスタおよびこ
の第４のトランジスタに縦続された第３．第４のダイオ
ードを有し、前記第３のダイオード電位点を前記第２の
トランジスタのペースに、前記第４のダイオード電位点
を第６のトランジスタのペースに、それぞれ、接続し、
また、前記第６のトランジスタのエミッタを前記電源の
第２の端子に、前記第６のトランジスタのコレクタを第
６のトランジスタを介在させて前記電源の第１の端子に
、それぞれ、接続し、さらに、前記第６のトランジスタ
にミラー結合された第７のトランジスタ群および前記第
６．第７のトランジスタの共通ベース点と前記電源の第
２の端子との間に前記第６のトランジスタのコレクタ電
位をベース入力とした第８のトランジスタを接続したこ
とを特徴とする定電流源回路であり、低い電源電圧下で
動作し、しかも、基準電流に対する出力電流の比を確定
に一定にすることができる。
第１図、第２図は従来の定電流源回路、第３図は本発明
の実施例に係る定電流源回路図、第４図は第１図〜第３
図に示す定電流源回路の電圧源の電圧と基準電流に対す
る出力電流比特性図である。 Ｑ１〜Ｑ＋ｏ・・・・・・トランジスタ、Ｄ１〜Ｄ５
・・・・・・ダイオード、Ｒ１，Ｒ２・・・・・・抵
抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｋ 第２図 ６
の実施例に係る定電流源回路図、第４図は第１図〜第３
図に示す定電流源回路の電圧源の電圧と基準電流に対す
る出力電流比特性図である。 Ｑ１〜Ｑ＋ｏ・・・・・・トランジスタ、Ｄ１〜Ｄ５
・・・・・・ダイオード、Ｒ１，Ｒ２・・・・・・抵
抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｋ 第２図 ６
Claims (1)
- 電源の第１．第２の両端子間に、第１の抵抗と第１のダ
イオードとの縦続体を有し、前記第１のダイオードのア
ノード電位点にベースの接続された第１のトランジスタ
およびこれにコレクタ、エミッタが各共通接続された第
２のトランジスタをそなえ、前記第１．第２のトランジ
スタの共通エミッタを第２の抵抗を介して前記電源の第
２の端子に、前記第１．第２のトランジスタの共通コレ
クタを第２のダイオードまたはダイオード接続の第３の
トランジスタを介して前記電源の第１の端子に、それぞ
れ接続し、前記第２のダイオードまたは前記第３のトラ
ンジスタにミラー結合された第４のトランジスタおよび
この第４のトランジスタに縦続された第３．第４のダイ
オードを有し、前記第３のダイオード電位点を前記第２
のトランジスタのベースに、前記第４のダイオード電位
点を第５のトランジスタのベースに、それぞれ、接続し
、また、前記第６のトランジスタのエミッタを前記電源
の第２の端子に、同第６のトランジスタのコレクタを第
６のトランジスタを介在させて前記電源の第１の端子に
、それぞれ、接続し、さらに、前記第６のトランジスタ
にミラー結合された第７のトランジスタ群および前記第
６．第７のトランジスタ の共通ベース点と前記電
源の第２の端子との間に前記第６のトランジスタのコレ
クタ電位をベース入力とした第８のトランジスタを接続
したことを特徴とする定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114846A JPS595322A (ja) | 1982-07-01 | 1982-07-01 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114846A JPS595322A (ja) | 1982-07-01 | 1982-07-01 | 定電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595322A true JPS595322A (ja) | 1984-01-12 |
Family
ID=14648167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114846A Pending JPS595322A (ja) | 1982-07-01 | 1982-07-01 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251671A (ja) * | 1986-04-24 | 1987-11-02 | インターナショナル ビジネス マシーンズ コーポレーション | 微小漏洩電流計測回路 |
-
1982
- 1982-07-01 JP JP57114846A patent/JPS595322A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251671A (ja) * | 1986-04-24 | 1987-11-02 | インターナショナル ビジネス マシーンズ コーポレーション | 微小漏洩電流計測回路 |
| JPH0543272B2 (ja) * | 1986-04-24 | 1993-07-01 | Ibm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS595322A (ja) | 定電流源回路 | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JPS6077506A (ja) | 電圧発生回路 | |
| JPH0413692Y2 (ja) | ||
| JPS6310215A (ja) | 定電流回路 | |
| JP2643855B2 (ja) | 基準電流回路 | |
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JPH0522970Y2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0512812Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| SU1385254A2 (ru) | Выходной двухтактный каскад | |
| JPH0749722A (ja) | 定電流回路 | |
| JPS63111718A (ja) | 半導体集積回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS59209072A (ja) | 半波整流回路 | |
| JPS6011608Y2 (ja) | ソレノイド駆動回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JP3016782B2 (ja) | 光送信器 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS62194731A (ja) | Ｅｃｌ出力回路 | |
| JPH03156513A (ja) | 電流反転回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JPS6386606A (ja) | カレントミラ−回路 |