JPS60113485A - ジョセフソン接合素子の製造方法 - Google Patents
ジョセフソン接合素子の製造方法Info
- Publication number
- JPS60113485A JPS60113485A JP58221030A JP22103083A JPS60113485A JP S60113485 A JPS60113485 A JP S60113485A JP 58221030 A JP58221030 A JP 58221030A JP 22103083 A JP22103083 A JP 22103083A JP S60113485 A JPS60113485 A JP S60113485A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- tunnel barrier
- layers
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はジョセフソン接合素子製造方法の改良に関する
。
。
（ｂ） 従来技術と問題点
従来のジョセフソン接合素子の製造方法に於て、ジョセ
フソン接合部は、基体となる絶縁膜上に超伝導体よりな
る下部電極を形成し、該下部電極上にトンネルバリアを
成長させ、該トンネルバリア上に超伝導体よりなる上部
電極を成長させるという工程順序で形成されていた。と
ころが一般に超伝導薄膜は、その成長初期の部分即ち基
体側では不純物の混入、結晶性の乱れ等によってその特
性が悪く、膜の表面に近づくに従ってその特性が良好に
なるという性質を持っている。そのため上記従来方法に
於ては、下部電極側のトンネルバリア近傍の超伝導体層
の特性は良好だが、上部電極側のトンネルバリア近傍に
ある超伝導体層の特性が良くないという欠点がある。又
更にトンネルバリア上に上部電極となる超伝導薄膜を成
長する場合、トンネルバリアを形成している物質（一般
に酸化膜）と上記超伝導薄膜とが反応するという現象も
あるために、上部電極のトンネルバリア側界面の特性は
一層劣化するという問題もあり、上記従来の製造方法に
於てはジョセフソン接合素子にギャップ電圧の低下、リ
ーク電流の増大等の特性劣化を生じていた。
フソン接合部は、基体となる絶縁膜上に超伝導体よりな
る下部電極を形成し、該下部電極上にトンネルバリアを
成長させ、該トンネルバリア上に超伝導体よりなる上部
電極を成長させるという工程順序で形成されていた。と
ころが一般に超伝導薄膜は、その成長初期の部分即ち基
体側では不純物の混入、結晶性の乱れ等によってその特
性が悪く、膜の表面に近づくに従ってその特性が良好に
なるという性質を持っている。そのため上記従来方法に
於ては、下部電極側のトンネルバリア近傍の超伝導体層
の特性は良好だが、上部電極側のトンネルバリア近傍に
ある超伝導体層の特性が良くないという欠点がある。又
更にトンネルバリア上に上部電極となる超伝導薄膜を成
長する場合、トンネルバリアを形成している物質（一般
に酸化膜）と上記超伝導薄膜とが反応するという現象も
あるために、上部電極のトンネルバリア側界面の特性は
一層劣化するという問題もあり、上記従来の製造方法に
於てはジョセフソン接合素子にギャップ電圧の低下、リ
ーク電流の増大等の特性劣化を生じていた。
ＦＣ） 発明の目的
本発明はジョセフソン接合素子の特性劣化を防止する目
的でなされたものであり、その手段として上部、下部の
両電極共、成長後期の良好な特性を持った超伝導薄膜面
をトンネルバリアを有する層に直に接触せしめることを
可能にする製造方法を提供するものである。
的でなされたものであり、その手段として上部、下部の
両電極共、成長後期の良好な特性を持った超伝導薄膜面
をトンネルバリアを有する層に直に接触せしめることを
可能にする製造方法を提供するものである。
（ｄｌ 発明の構成
即ち本発明はジョセフソン接合素子の製造方法に於て、
第１の基板上に下部電極となる第１の超伝導体層を成長
させる工程と、第２の基板上に上部電極となる第２の超
伝導体層を成長させる工程と、該第１の超伝導体層と第
２の超伝導体層の両方若しくはいずれか一方の上部にト
ンネルバリアを有する層を形成する工程と、該第１の基
板と第２の基板を該第１の超伝導体層及び第２の超伝導
体層の表面を向き合わせ該トンネルバリアを有する層を
介して接合する工程と２該第２の基板を除去する工程と
、該第２の超伝導体層、トンネルバリアを有する層及び
第１の超伝導体層をパターンニングして第１の基板上に
第１の超伝導体層よりなる下部電極層、トンネルバリア
を有する層及び第２の超伝導体層よりなる上部電極の積
層パターンを形成する工程とを含むことを特徴とする。
第１の基板上に下部電極となる第１の超伝導体層を成長
させる工程と、第２の基板上に上部電極となる第２の超
伝導体層を成長させる工程と、該第１の超伝導体層と第
２の超伝導体層の両方若しくはいずれか一方の上部にト
ンネルバリアを有する層を形成する工程と、該第１の基
板と第２の基板を該第１の超伝導体層及び第２の超伝導
体層の表面を向き合わせ該トンネルバリアを有する層を
介して接合する工程と２該第２の基板を除去する工程と
、該第２の超伝導体層、トンネルバリアを有する層及び
第１の超伝導体層をパターンニングして第１の基板上に
第１の超伝導体層よりなる下部電極層、トンネルバリア
を有する層及び第２の超伝導体層よりなる上部電極の積
層パターンを形成する工程とを含むことを特徴とする。
（ｅ） 発明の実施例
以下本発明を一実施例について、第１図乃至第７図に示
す工程断面図を参照して詳細に説明する。
す工程断面図を参照して詳細に説明する。
なお第１図乃至第７図に於て同一部位は同記号で表わし
である。
である。
第１図参照
本発明の方法によりジョセフソン接合素子を形成するに
際しては、シリコン（Ｓｉ）基板１上に熱酸化法により
二酸化シリコン（ＳｉＯλ）絶縁膜２を形成し、該Ｓｉ
Ｏλ絶縁膜２上に通常通り蒸着或いはスパッタリング法
により例えば厚さ３０００ 〔人〕程度のニオブ（Ｎｂ
）層よりなる超伝導グランドプレーン３を形成し、更に
該グランドプレーン３上に通常通り蒸着法により厚さ３
０００〔人〕程度の一酸化シリコン（Ｓ ｉ Ｏ）絶縁
膜４を形成してなる第１の基板Ｓ／ と、厚さ５０〜１
００〔μｍ〕程度で弾力性を持ち、且つ超伝導物質とエ
ツチングの選択性を有する耐熱性材料よりなる第２の基
板Ｓユ例えばポリイミド基板５を準備する。そして上記
第１の基板Ｓ７のＳｉＯ絶縁膜４上及び第２の基板Ｓ２
即ちポリイミド基板５上に、例えば同じ真空槽内で同時
に、例えば高周波スパッタ法を用いて厚さ３０００ Ｃ
人〕程度の超伝導体層例えばニオブ（Ｎｂ）層６ａ及び
６ｂを成長させる。なお該Ｎｂ隔６ａ、６ｂの表面部は
不純物の混入や結晶性の乱れのない特性の良い層になる
。
際しては、シリコン（Ｓｉ）基板１上に熱酸化法により
二酸化シリコン（ＳｉＯλ）絶縁膜２を形成し、該Ｓｉ
Ｏλ絶縁膜２上に通常通り蒸着或いはスパッタリング法
により例えば厚さ３０００ 〔人〕程度のニオブ（Ｎｂ
）層よりなる超伝導グランドプレーン３を形成し、更に
該グランドプレーン３上に通常通り蒸着法により厚さ３
０００〔人〕程度の一酸化シリコン（Ｓ ｉ Ｏ）絶縁
膜４を形成してなる第１の基板Ｓ／ と、厚さ５０〜１
００〔μｍ〕程度で弾力性を持ち、且つ超伝導物質とエ
ツチングの選択性を有する耐熱性材料よりなる第２の基
板Ｓユ例えばポリイミド基板５を準備する。そして上記
第１の基板Ｓ７のＳｉＯ絶縁膜４上及び第２の基板Ｓ２
即ちポリイミド基板５上に、例えば同じ真空槽内で同時
に、例えば高周波スパッタ法を用いて厚さ３０００ Ｃ
人〕程度の超伝導体層例えばニオブ（Ｎｂ）層６ａ及び
６ｂを成長させる。なお該Ｎｂ隔６ａ、６ｂの表面部は
不純物の混入や結晶性の乱れのない特性の良い層になる
。
第２図参照
次いで上記第１の基板Ｓ、及び第２の基板Ｓ、Ｌに形成
された前記ニオブ（Ｎｂ）ｉｉ６ａ及び６ｂ上に、例え
ば同じ真空槽内で蒸着法により例えば厚さ５０ 〔人〕
程度の薄いアルミニウム（ＡＩ）膜７ａ及び７ｂを被着
し、次いで該真空槽内に酸素（０））を例えばＩＣＴｏ
ｒｒ）程度導入し、常温で１時間程度放置して該ＡＩ膜
７ａ及び７ｂの表面にＡＩ膜が残留する例えば３０ 〔
人〕程度の厚さに酸化アルミニウム膜８ａ、８ｂ （）
ンネルバリアになる）を成長させる。なお上記ＡＩ膜の
形成及び酸化アルミニウム膜の成長は、基板Ｓ７゜Ｓ２
ごとに別の真空槽を用いて行っても良く、又酸化アルミ
ニウム膜は少なくとも一方の基板上に形成されていれば
良い。
された前記ニオブ（Ｎｂ）ｉｉ６ａ及び６ｂ上に、例え
ば同じ真空槽内で蒸着法により例えば厚さ５０ 〔人〕
程度の薄いアルミニウム（ＡＩ）膜７ａ及び７ｂを被着
し、次いで該真空槽内に酸素（０））を例えばＩＣＴｏ
ｒｒ）程度導入し、常温で１時間程度放置して該ＡＩ膜
７ａ及び７ｂの表面にＡＩ膜が残留する例えば３０ 〔
人〕程度の厚さに酸化アルミニウム膜８ａ、８ｂ （）
ンネルバリアになる）を成長させる。なお上記ＡＩ膜の
形成及び酸化アルミニウム膜の成長は、基板Ｓ７゜Ｓ２
ごとに別の真空槽を用いて行っても良く、又酸化アルミ
ニウム膜は少なくとも一方の基板上に形成されていれば
良い。
第３図参照
次いで基板Ｓ、と８２を、その表面同士即ち酸化アルミ
ニウム１ｌＪ８ａ、Ｂｂ面同士を向き合わせて重ね、真
空中に於て基板Ｓ／、Ｓ２を５００ 〔°Ｃ〕程度に加
熱しながら１〜２［ｋｇ ／ ｃＪ ］程度の加重を加
え、酸化アルミニウム膜８ａ、８ｂを介して生ずるＡ１
膜７ａ、７ｂの接着現象により該基板Ｓ、とＳユを接着
する。
ニウム１ｌＪ８ａ、Ｂｂ面同士を向き合わせて重ね、真
空中に於て基板Ｓ／、Ｓ２を５００ 〔°Ｃ〕程度に加
熱しながら１〜２［ｋｇ ／ ｃＪ ］程度の加重を加
え、酸化アルミニウム膜８ａ、８ｂを介して生ずるＡ１
膜７ａ、７ｂの接着現象により該基板Ｓ、とＳユを接着
する。
第４図参照
ア
次いで通常のＯ＝プラズマによるψソシング処理により
ポリイミド基板５を除去し、Ｓｉ基板１上にＳｉＯユ絶
縁膜２．Ｎｂよりなるグランド・フレーン３．ＳｉＯ絶
縁膜４．．Ｎｂよりなる下部電極層６ａ、ＡＩ膜７ａ、
トンネルバリアとなる酸化アルミニウム層８ａ及び８ｂ
、ＡＩ膜７ｂ。
ポリイミド基板５を除去し、Ｓｉ基板１上にＳｉＯユ絶
縁膜２．Ｎｂよりなるグランド・フレーン３．ＳｉＯ絶
縁膜４．．Ｎｂよりなる下部電極層６ａ、ＡＩ膜７ａ、
トンネルバリアとなる酸化アルミニウム層８ａ及び８ｂ
、ＡＩ膜７ｂ。
Ｎｂよりなる上部電極層６ｂが順次積層されたジョセフ
ソン接合素子構造が基板Ｓ／面前面にわたって形成され
る。なお上記ＡＩ膜７ａ、７ｂは常伝導体であるが極め
て薄いので動作に際して常伝導特性を示さない。
ソン接合素子構造が基板Ｓ／面前面にわたって形成され
る。なお上記ＡＩ膜７ａ、７ｂは常伝導体であるが極め
て薄いので動作に際して常伝導特性を示さない。
第５図参照
次いで上記ジョセフソン接合素子構造を実用面積にする
ためのパターンニングを行う。即ち第１のバターニング
として上記構造上に下部電極パターンの形状寸法に対応
する第１のレジスト・マスク９を形成し、四ふつ化炭素
（ＣＦ４）＋Ｏ：ｚを反応ガスに用いる通常のドライエ
ツチング手段により上部電極Ｆｔ６ｂをパターンニング
し、次いで塩素（ＣＩ）系のガスによる通常のドライエ
ツチング手段によりＡＩ膜７ａ、７ｂ及び酸化アルミニ
ウム膜８ａ、８ｂをパターンニングし、次いで再びＣＦ
（、＋ Ｏ）を反応ガスに用いるドライエツチング手段
により下部電極Ｎ６ａのパターンニングを行う。
ためのパターンニングを行う。即ち第１のバターニング
として上記構造上に下部電極パターンの形状寸法に対応
する第１のレジスト・マスク９を形成し、四ふつ化炭素
（ＣＦ４）＋Ｏ：ｚを反応ガスに用いる通常のドライエ
ツチング手段により上部電極Ｆｔ６ｂをパターンニング
し、次いで塩素（ＣＩ）系のガスによる通常のドライエ
ツチング手段によりＡＩ膜７ａ、７ｂ及び酸化アルミニ
ウム膜８ａ、８ｂをパターンニングし、次いで再びＣＦ
（、＋ Ｏ）を反応ガスに用いるドライエツチング手段
により下部電極Ｎ６ａのパターンニングを行う。
第６図参照
次いで上記第１のパターンニングを終ったジョセフソン
接合素子構造上に上部電極パターンの形状寸法に対応す
る第２のレジストマスク１ｏを形成し、該マスクを介し
て第２のパターンニングを行う。即ち先ずＣＦ、＋○ユ
ガスによるドライエツチング手段により上部電極ｊｔｉ
６ｂをパターンニングし、次いでＣＩ系のガスよるドラ
イエツチング手段によりＡＩ膜７ａ、７ｂ及び酸化アル
ミニウム膜８ａ、８ｂのパターンニングを行う。
接合素子構造上に上部電極パターンの形状寸法に対応す
る第２のレジストマスク１ｏを形成し、該マスクを介し
て第２のパターンニングを行う。即ち先ずＣＦ、＋○ユ
ガスによるドライエツチング手段により上部電極ｊｔｉ
６ｂをパターンニングし、次いでＣＩ系のガスよるドラ
イエツチング手段によりＡＩ膜７ａ、７ｂ及び酸化アル
ミニウム膜８ａ、８ｂのパターンニングを行う。
第７図参照
上記パターンニングを完了後箱２のレジスト・マスク１
０を除去し、超伝導グランドラレーン３上に設けられた
ＳｉＯ絶縁膜４上に、Ｎｂ層６ａよりなる超伝導下部電
極ＢＢ、ＡＩ膜７ａ、酸化アルミニウム膜８ａ及び８ｂ
、ＡＩ膜７ｂよりなるトンネルバリアとなる層Ｎｂ［６
ｂよりなる超伝導上部電極ＥＣが順次積層されてなるジ
ョセフソン接合素子が形成される。
０を除去し、超伝導グランドラレーン３上に設けられた
ＳｉＯ絶縁膜４上に、Ｎｂ層６ａよりなる超伝導下部電
極ＢＢ、ＡＩ膜７ａ、酸化アルミニウム膜８ａ及び８ｂ
、ＡＩ膜７ｂよりなるトンネルバリアとなる層Ｎｂ［６
ｂよりなる超伝導上部電極ＥＣが順次積層されてなるジ
ョセフソン接合素子が形成される。
そして以後図示しないが眉間絶縁膜の形成、超伝導配線
の形成９表面保護用絶縁膜の形成等がなされてジョセフ
ソン接合素子が完成する。
の形成９表面保護用絶縁膜の形成等がなされてジョセフ
ソン接合素子が完成する。
（ｆ） 発明の詳細
な説明したように本発明の方法によればジョセフソン接
合素子に於ける超伝導上部電極及び超伝導下部電極に於
けるトンネルバリアとなる層との界面及びその近傍層は
、該超伝導層の成長工程に於て最後に成長せしめられた
不純物の混入、結晶配列の乱れ等のない良質の層となる
。
合素子に於ける超伝導上部電極及び超伝導下部電極に於
けるトンネルバリアとなる層との界面及びその近傍層は
、該超伝導層の成長工程に於て最後に成長せしめられた
不純物の混入、結晶配列の乱れ等のない良質の層となる
。
従って本発明によればギャップ電圧の低下、リーク電流
の増大等の電気的特性の劣化が防止され、ジョセフソン
接合素子の品質及び製造歩留まりが向上する。
の増大等の電気的特性の劣化が防止され、ジョセフソン
接合素子の品質及び製造歩留まりが向上する。
なお本発明は超伝導材料に、窒化ニオブ（ＮｂＮ）、ゲ
ルマニウム化ニオブ（Ｎ ｂ３ Ｇ ｅ ） 、アルミ
ニウム化ニオブ（Ｎｂ３Ａｌ）、錫化ニオブ（Ｎｂ３Ｓ
ｎ）、鉛（Ｐｂ）−インジウム（Ｉｎ）−金（Ａｕ）
・合金、鉛（Ｐｂ）−ビスマス（Ｂｉ） ・合金等を用
いる際にも有効である。
ルマニウム化ニオブ（Ｎ ｂ３ Ｇ ｅ ） 、アルミ
ニウム化ニオブ（Ｎｂ３Ａｌ）、錫化ニオブ（Ｎｂ３Ｓ
ｎ）、鉛（Ｐｂ）−インジウム（Ｉｎ）−金（Ａｕ）
・合金、鉛（Ｐｂ）−ビスマス（Ｂｉ） ・合金等を用
いる際にも有効である。
第１図乃至第７図は本発明の方法の一実施例に於ける工
程断面図である。 図に於て、１はシリコン基板、２は二酸化シリコン絶縁
膜、３はニオブよりなるグランドブレーン、４は一酸化
シリコン絶縁膜、５はポリイミド基板、６ａ、６ｂはニ
オブ層、７ａ、７ｂは７）Ｌｉミニウム膜、８ａ、８ｂ
はトンネルバリアになる酸化アルミニウム膜、９．１０
はレジストマスク。 Ｓｔは第１の基板、Ｓ：Ｌは第２の基板、Ｅ８は下部電
極、Ｅｃは上部電極を示す。 ０ 茅１図 第４図 ６′ １ 図 茅６図
程断面図である。 図に於て、１はシリコン基板、２は二酸化シリコン絶縁
膜、３はニオブよりなるグランドブレーン、４は一酸化
シリコン絶縁膜、５はポリイミド基板、６ａ、６ｂはニ
オブ層、７ａ、７ｂは７）Ｌｉミニウム膜、８ａ、８ｂ
はトンネルバリアになる酸化アルミニウム膜、９．１０
はレジストマスク。 Ｓｔは第１の基板、Ｓ：Ｌは第２の基板、Ｅ８は下部電
極、Ｅｃは上部電極を示す。 ０ 茅１図 第４図 ６′ １ 図 茅６図
Claims (1)
- 第１の基板−にに下部電極となる第１の超伝導体層を成
長させる工程と、第２の基板上に一１二部電極となる第
２の超伝導体層を成長させる工程と、該第１の超伝導体
層と第２の超伝導体層の両方若しくはいずれか一方の上
部にトンネルバリアを有する層を形成する工程と、該第
１の基板と第２の基板を該第１の超伝導体層及び第２の
超伝導体層の表面を向き合わせ該トンネルバリアを有す
る層を介して接合する工程と、該第２の基板を除去する
工程と、該第２の超伝導体層、トンネルバリアを有する
層及び第１の超伝導体層をパターンニングして第１の基
板上に第１の超伝導体層よりなる下部電極、トンネルバ
リアを有する層及び第２の超伝導体層よりなる上部電極
の積層パターンを形成する工程とを含むことを特徴とす
るジョセフソン接合素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221030A JPS60113485A (ja) | 1983-11-24 | 1983-11-24 | ジョセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221030A JPS60113485A (ja) | 1983-11-24 | 1983-11-24 | ジョセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113485A true JPS60113485A (ja) | 1985-06-19 |
Family
ID=16760382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221030A Pending JPS60113485A (ja) | 1983-11-24 | 1983-11-24 | ジョセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113485A (ja) |
-
1983
- 1983-11-24 JP JP58221030A patent/JPS60113485A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63226981A (ja) | 超伝導集積回路装置およびその製造方法 | |
| JPS60113485A (ja) | ジョセフソン接合素子の製造方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JPS58147183A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPS59194482A (ja) | トンネル接合型ジヨセフソン素子 | |
| JPS60178676A (ja) | トンネル型ジヨセフソン素子及びその製法 | |
| JPS63194376A (ja) | ジヨセフソン接合素子 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS63300579A (ja) | ジョセフソン回路の製造方法 | |
| JPH0582989B2 (ja) | ||
| JPS62172773A (ja) | トンネル型ジヨセフソン素子の製法 | |
| JPS6243151A (ja) | 半導体装置の製造方法 | |
| JPS5986266A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01223751A (ja) | 半導体装置の製造方法 | |
| JPH0251268B2 (ja) | ||
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS5856484A (ja) | トンネル接合型ジヨセフソン素子及びその製法 | |
| JPS6135577A (ja) | ジヨセフソン接合素子 | |
| JPH03174776A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH058596B2 (ja) | ||
| JPS61191048A (ja) | 半導体装置の製造方法 | |
| JPH02101779A (ja) | 超電導素子およびその作製方法 | |
| JPS6234084A (ja) | ｄｃＳＱＵＩＤ磁束計用抵抗体とその製造方法 |