JPH03174776A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逆スタガー型の薄膜トランジスタおよびその製
造方法に関するものである。

〔従来の技術〕

薄膜トランジスタとして、逆スタガー型と呼ばれるもの
がある。

この逆スタガー型の薄膜トランジスタは、絶縁性基板上
に形成されたゲート電極と、このゲート電極を覆うゲー
ト絶縁膜と、このゲート絶縁膜の上に前記ゲート電極に
対向させて形成されたｌ型半導体層と、このｌ型半導体
層の上にｎ型半導体層を介して形成されたソース電極お
よびドレイン電極とからなっている。

ところで、前記逆スタガー型の薄膜トランジスタは、絶
縁性基板の上にゲート電極とゲート絶縁膜とｌ型半導体
層とを順次形成し、前記ｌ型半導体層の上にｎ型半導体
層とソース、ドレイン電極用金属膜とを順次堆積させた
後に、このソース。

ドレイン電極用金属膜とｎ型半導体層とを順次フォトエ
ツチング法によりソース電極およびドレイン電極の形状
にパターニングして製造されているが、この場合、前記
ｌ型半導体層のチャンネル領域の上に直接ｎ型半導体層
が接していると、前記ソース、ドレイン電極用金属膜の
パターニングに続いて前記ｎ型半導体層をパターニング
するときに、ｌ型半導体層のチャンネル領域の表面もエ
ツチングされてこのｌ型半導体層がダメージを受け、そ
のためにトランジスタの特性が悪くなる。

このため、従来から、前記ｌ型半導体層のチャンネル領
域の上にブロッキング絶縁膜を設けておき、その上にｎ
型半導体層とソース、ドレイン電極用金属膜を堆積させ
てこれらをパターニングすることにより、前記ｎ型半導
体層のパターニング時にｌ型半導体層のチャンネル領域
の表面がエツチングされるのを、前記ブロッキング絶縁
膜によって防止することが行なわれている。

第３図は前記ブロッキング絶縁膜を備えた従来の逆スタ
ガー型薄膜トランジスタを示したもので、図中１はガラ
ス等からなる絶縁性基板、２はこの基板１上に形成され
たゲート電極であり、このゲート電極２の上には、窒化
シリコン（ＳＩ　Ｎ）等からなるゲート絶縁膜３が基板
１のほぼ全面にわたって形成されている。このゲート絶
縁膜３の上には、前記ゲート電極２に対向させて、ｉ型
アモルファスシリコン（ｉ−ａ−３］）等からなるｌ型
半導体層４が形成されている。このｌ型半導体層４のチ
ャンネル領域の上には窒化シリコン等からなるブロッキ
ング絶縁膜５が設けられており、ｎ型半導体層６とソー
ス電極７ａおよびドレイン電極７ｂは、前記ブロッキン
グ絶縁膜５と前記ｌ型半導体層４の上に形成されている
。

第４図は前記薄膜トランジスタの製造方法を工程順に示
したもので、この薄膜トランジスタは次のようにして製
造されている。

まず、第４図（ａ）に示すように、基板］上にクロム（
Ｃｒ　）等の導電性金属膜を堆積させ、この金属膜をパ
ターニングする方法でゲート電極２を形成した後、その
上に基板１のほぼ全面にわたって、ゲート絶縁膜３と、
ｌ型半導体層４と、ブロッキング絶縁膜５とをプラズマ
ＣＶＤ法により順次堆積させる。

次に、第４図（ｂ）に示すように、前記プロ・ンキング
絶縁膜５を前記ｌ型半導体層４のチャンネル領域上の部
分を残してエツチング除去する。

次に、前記ｌ型半導体層４の表面に生成した自然酸化膜
（図示せず）を弗酸等による洗浄処理によって除去した
後、第４図（ｃ）に示すように、前記ｌ型半導体層４お
よびブロッキング絶縁膜５の上にその全面にわたってｎ
型半導体層６をプラズマＣＶＤ法により堆積させ、次い
てこのｎ型半導体層６の上に、クロム等からなるソース
、ドレイン電極用金属膜７をスパッタリング法により堆
積させる。

この後は、第４図（（］）に示すように、前記ソース、
ドレイン電極用金属膜７とｎ型半導体層６とを順次ソー
ス、ドレイン電極７ａ、７ｂの形状にパターニングし、
さらにｌ型半導体層４をトランジスタ素子形状にパター
ニングして薄膜トランジスタを完成する。

〔発明が解決しようとする課題〕

しかしながら、前記のようにｌ型半導体層４のチャンネ
ル領域の上にブロッキング絶縁膜５を設けている薄膜ト
ランジスタは、その製造に際して、ｌ型半導体層４の上
に堆積させたブロッキング絶縁膜５をパターニングして
からｎ型半導体層６を堆積させなければならないため、
ブロッキング絶縁膜５とｎ型半導体層６とを連続して堆
積させることができず、そのためにブロッキング絶縁膜
５に対するｎ型半導体層６の密着性が悪くて、ブロッキ
ング絶縁膜５上のｎ型半導体層６に膜剥がれが発生する
という問題をもっている。そして、このようにｎ型半導
体層６のブロッキング絶縁膜５上の部分に層側がれが発
生すると、これにともなって前記ｎ型半導体層６のｌ型
半導体層４上の部分にも層側がれが発生する（この層側
がれは、主に、ソース、ドレイン電極用金属膜７とｎ型
半導体層６とをソース、ドレイン電極７ａ、７ｂの形状
にバターニングしたときに発生する）ため、ｎ型半導体
層６およびその上のソース、ドレイン電極７ａ、７ｂと
ｌ型半導体層４との間のコンタクトがとれなくなって、
トランジスタの不良の原因となる。

本発明は前記のような実情にかんがみてなされたもので
あって、その目的とするところは、ｉ’Ｊ２半導体層の
チャンネル領域の上にブロッキング絶縁膜を設けたもの
でありながら、前記ブロッキング絶縁膜に対するｎ型半
導体層の密着性を良くし、ｎ型半導体層の層側がれをな
くして信頼性を向上させることができる薄膜トランジス
タを堤ｆ共するとともに、あわせてその製造方法を提供
することにある。

〔課題を解決するための手段〕

本発明の薄膜トランジスタは、絶縁性基板上に形成され
たゲート電極と、このゲート電極の上に形成されたケー
ト絶縁膜と、このゲート絶縁膜の上に前記ゲート電極に
対向させて形成されたｌ型半導体層と、このｌ型半導体
層の上にｎ型半導体層を介して形成されたソース電極お
よびドレイン電極とからなる薄膜ｌ・ランジスタにおい
て、前記ｌ型半導体層のチャンネル頭載の上に、上面に
前記ｎ型半導体層と同系の材質の半導体薄膜を形成した
ブロッキング絶縁膜を設け、このブロッキング絶縁膜上
の前記半導体薄膜と前記ｌ型半導体層の上に、前記ｎ型
半導体層を介してソース電極およびドレイン電極を形成
したことを特徴とするものである。

また、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上にゲート電極を形成し、その上に、ゲート絶縁膜
と、ｌ型半導体層と、ブロッキング絶縁膜と、半導体薄
膜とを順次堆積させた後、前記半導体薄膜と前記ブロッ
キング絶縁膜とを前記ｌ型半導体層のチャンネル領域上
の部分を残して除去し、この後前記半導体薄膜と同系の
材質のｎ型半導体層とソース、ドレイン電極用金属膜を
順次堆積させて、このソース、ドレイン電極用金属膜と
ｎ型半導体層とをソース電極およびドレイン電極の形状
にバターニングすることを特徴とするものである。

〔作　用〕

すなわち、本発明の薄膜トランジスタは、ｌ型半導体層
のチャンネル領域の上に設けるブロッキング絶縁膜の上
面に、このブロッキング絶縁膜および前記ｌ型半導体層
の上に形成されるｎ型半導体層と同系の材質の半導体薄
膜を形成しておくことにより、ブロッキング絶縁膜をバ
ターニングした後に堆積される前記ｎ型半導体層を、前
記半導体薄膜を介してブロッキング絶縁膜に密着させる
ようにしたものであり、前記半導体薄膜と前記ｎ型半導
体層とは同系の材質であるため、この半導体薄膜層とｎ
型半導体層とが非連続で堆積されたものであっても両者
の密着性は良いし、またプロッキング絶縁膜の上面に形
成する前記半導体薄膜はブロッキング絶縁膜の堆積に連
続して堆積できるから、この半導体薄膜とブロッキング
絶縁膜との密着性も良くすることができる。したがって
、本発明の薄膜トランジスタによれば、ｌ型半導体層の
チャンネル領域の上にブロッキング絶縁膜を設けたもの
でありながら、前記ブロッキング絶縁膜に対するｎ型半
導体層の密着性を良くし、ｎ型半導体層の層側がれをな
くして信頼性を向上させることができる。

また、本発明の薄膜トランジスタの製造方法によれば、
前記ブロッキング絶縁膜とその上面の前記半導体薄膜と
を、ブロッキング絶縁膜と半導体薄膜とを順次堆積させ
た後、この半導体薄膜と前記ブロッキング絶縁膜とを前
記ｌ型半導体層のチャンネル領域上の部分を残して除去
する方法で形成しているから、ブロッキング絶縁膜と前
記半導体薄膜とを十分な密着性をもって形成することが
できるし、また、この後に堆積させるｎ型半導体層は、
前記ブロッキング絶縁膜の上面の半導体層　０ 膜に良好な密着性をもって密着する。したがって、この
製造方法によれば、ブロッキング絶縁膜に対するｎ型半
導体層の密着性を良ぐしてｎ型半導体層の層側がれをな
くした前記本発明の薄膜トランジスタを製造することが
できる。

〔実施例〕

以下、本発明の一実施例を第１図および第２図を参照し
て説明する。

第１図は本実施例の薄膜トランジスタの断面を示してい
る。第１図において、１１はガラス等からなる絶縁性基
板、１２はこの基板１１上に形成されたゲート電極であ
り、このゲート電極１２の上には、窒化シリコン（Ｓｊ
　Ｎ）等からなるゲト絶縁膜１３が基板１１のほぼ全面
にわたって形成されている。このゲート絶縁膜１３の上
には、前記ゲート電極１２に対向させて、ｌ型アモルフ
ァスシリコン（ｉ−ａ−８ｉ）等からなるｌ型半導体層
１４が形成されている。このｌ型半導体層１４のチャン
ネル領域の上には、窒化シリコン等からなるブロッキン
グ絶縁膜１５が設けられてお１ す、このブロッキング絶縁膜１５の上面には、後述する
ｎ型半導体層１６と同系の祠質、例えばｌ型アモルファ
スシリコン（ｉ−ａ−３ｊ）等からなるｉ型の半導体薄
膜１５ａが形成されている。

そして、ｎ型半導体層１６とソース電極１７ａおよびド
レイン電極１７ｂは、前記ブロッキング縁膜１５上の前
記半導体薄膜１５ａと前記ｌ型半導体層１４の上に形成
されている。なお、前記半導体薄膜１５ａは、ソース、
ドレイン電極１７ａ。

１７ｂおよびｎ型半導体層１６のブロッキング絶縁膜１
５上の部分と同じ形状にパターニングされている。

第２図は前記薄膜トランジスタの製造方法を工程順に示
したもので、この薄膜トランジスタは次のようにして製
造する。

まず、第２図（ａ）に示すように、基板１上にクロム（
Ｃｒ　）等の導電性金属膜をスパッタリング法により約
１０００入の厚さに堆積させ、この金属膜をパターニン
グする方法でゲート電極１２を形成した後、その上に基
板１１のほぼ全面にわたつ２ て、ゲート絶縁膜１３と、ｌ型半導体層１４と、ブロッ
キング絶縁膜１５と、ｉ型の半導体薄膜１５ａとをプラ
ズマＣＶＤ法により順次連続して堆積させる。なお、前
記ゲート絶縁膜１３は約３０００Å、ｌ型半導体層１４
は約５００λ、ブロッキング絶縁膜１５は約１０００入
、半導体薄膜１５ａは約１００入の厚さに堆積させる。

次に、第２図（ｂ）に示すように、前記半導体薄膜１５
ａとブロッキング絶縁膜１５とを、フォトリソグラフィ
法により・前記１型半導体層１４のチャンネル領域上の
部分を残してエツチング除去する。

次に、前記半導体薄膜１５ａおよびｌ型半導体層１４の
表面に生成した自然酸化膜（図示せず）を弗酸等による
洗浄処理によって除去した後、第２図（Ｃ）に示すよう
に、前記ｌ型半導体層１４およびブロッキング絶縁膜１
５上の半導体薄膜１５ａの上にその全面にわたって前記
半導体薄膜１５ａと同系の材質のｎ型半導体層１６をプ
ラズマＣＶＤ法により約２５０入の厚さに堆積させ、次
３ いでこのｎ型半導体層１６の上に、クロム等からなるソ
ース、ドレイン電極用金属膜１７をスパッタリング法に
より約１０００入の厚さに堆積させる。

この後は、第２図（ｄ）に示すように、前記ソース、ド
レイン電極用金属膜１７とｎ型半導体層１６とをフォト
リソグラフィ法により順次ソース。

ドレイン電極１７ａ、１７ｂの形状にパターニングする
とともに、続いて前記半導体薄膜１５ａをソース、ドレ
イン電極１７ａ、１７ｂの下の部分を除いてエツチング
除去し、さらにｌ型半導体層１４をトランジスタ素子形
状にパターニングして薄膜トランジスタを完成する。

すなわち、前記実施例の薄膜トランジスタは、ｌ型半導
体層１４のチャンネル領域の上に設けるブロッキング絶
縁膜１５の上面に、このブロッキング絶縁膜１５および
前記ｌ型半導体層１４の上に形成されるｎ型半導体層１
６と同系の材質からなるｉ型の半導体薄膜１５ａを形成
しておくことにより、ブロッキング絶縁膜１５をパター
ニングした後に堆積される前記ｎ型半導体層１６を、前
４ 記事導体薄膜１５ａを介してブロッキング絶縁膜１５に
密着させるようにしたものである。

この薄膜トランジスタによれば、前記半導体薄膜１５ａ
とｎ型半導体層１６とは同系の材質であるため、この半
導体薄膜層１５　ａとｎ型半導体層１６とが非連続で堆
積されたものであっても両者の密着性は良いし、またブ
ロッキング絶縁膜１５の上面に形成する半導体薄膜１５
ａは前記製造方法のようにブロッキング絶縁膜１５の堆
積に連続して堆積できるから、この半導体薄膜１５ａと
ブロッキング絶縁膜１５との密着性も良くすることがで
きる。

したがって、この実施例の薄膜トランジスタによれば、
ｌ型半導体層１４のチャンネル領域の上にブロッキング
絶縁膜１５を設けたものでありながら、前記ブロッキン
グ絶縁膜１５に対するｎ型半導体層１６の密着性を良く
し、ｎ型半導体層１６の層側がれをなくして信頼性を向
上させることができる。

また、前記実施例の薄膜トランジスタの製造方　５ 法によれば、前記ブロッキング絶縁膜１５とその上面の
半導体薄膜１５ａとを、ブロッキング絶縁膜１５と半導
体薄膜１５ａとを順次堆積させた後、この半導体薄膜１
５ａとブロッキング絶縁膜１５とを前記ｌ型半導体層１
４のチャンネル領域上の部分を残して除去する方法で形
成しているから、ブロッキング絶縁膜１５と前記半導体
薄膜１５ａとを十分な密着性をもって形成することがで
きるし、また、この後に堆積させるｎ型半導体層１６は
、前記ブロッキング絶縁膜１５の上面の半導体薄膜１５
ｇに良好な密着性をもって密着する。

したがって、この製造方法によれば、ブロッキング絶縁
膜１５に対するｎ型半導体層１６の密着性を良くしてｎ
型半導体層１６の層側がれをなくした前記薄膜トランジ
スタを製造することができる。

なお、前記実施例では、ブロッキング絶縁膜１５上の半
導体薄膜１５ａを、ソース、ドレイン電極１７ａ、１７
ｂおよびｎ型半導体層１６のブロッキング絶縁膜１５上
の部分と同じ形状にバタ　６ ニングしているが、この半導体薄膜１５ａか１型半導体
であれば、この半導体薄膜１５ａがブロッキング絶縁膜
１５上のソース、ドレイン電極１７ａ、１７ｂ間の部分
に残っていても、ソースドレイン電極１７ａ、１７ｂが
前記半導体薄膜１５ａを介して短絡されることはないか
ら、前記半導体薄膜１５ａのソース、ドレイン電極１７
ａ。

１７ｂ間の部分は必ずしも除去する必要はない。

また、前記半導体薄膜１５ａは、ｎ型半導体層１６と同
系の材質であればｎ型の半導体で形成してもよい。ただ
し、前記半導体薄膜１５ａをｎ型の半導体で形成する場
２合は、ソース、ドレイン電極１７ａ、１７ｂを半導体
薄膜１５ａによって短絡させないようにするために、半
導体薄膜１５ａのソース、ドレイン電極１７ａ、１７ｂ
間の部分を完全にエツチング除去する必要がある。なお
、この半導体薄膜１５ａのソース、ドレイン電極１７ａ
、１７ｂ間の部分のエツチング除去は、ソース、ドレイ
ン電極用金民膜１７とｎ型半導体層１６とをソース、ド
レイン電極１７ａ、１７ｂの７ 形状にパターニングする際に行なえばよい。

〔発明の効果〕

本発明の薄膜トランジスタによれば、ｌ型半導体層のチ
ャンネル領域の上に設けるブロッキング絶縁膜の上面に
、このブロッキング絶縁膜および前記ｌ型半導体層の上
に形成されるｎ型半導体層と同系の材質の半導体薄膜を
形成しておくことにより、ブロッキング絶縁膜をバター
ニングした後に堆積される前記ｎ型半導体層を、前記半
導体薄膜を介してブロッキング絶縁膜に密着させるよう
にしているから、ｌ型半導体層のチャンネル領域の上に
ブロッキング絶縁膜を設けたものでありながら、前記ブ
ロッキング絶縁膜に対するｎ型半導体層の密着性を良く
し、ｎ型半導体層の層側がれをなくして信頼性を向上さ
せることができる。

また、本発明の薄膜トランジスタの製造方法によれば、
前記ブロッキング絶縁膜とその上面の前記半導体薄膜と
を、ブロッキング絶縁膜と半導体薄膜とを順次堆積させ
た後、この半導体薄膜と前記ブロッキング絶縁膜とを前
記ｌ型半導体層のチ　８ ヤンネル領域上の部分を残して除去する方法で形成して
いるから、ブロッキング絶縁膜と前記半導体薄膜とを十
分な密着性をもって形成するとともに、この後に堆積さ
せるｎ型半導体層も、前記ブロッキング絶縁膜の上面の
半導体薄膜に良好な密着性をもって密着させることがで
き、したがって、ブロッキング絶縁膜に対するｎ型半導
体層の密着性を良くしてｎ型半導体層の層側がれをなく
した前記本発明の薄膜トランジスタを製造することがで
きる。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を示す薄膜トラ
ンジスタの断面図およびその製造工程図、第３図および
第４図は従来の薄膜トランジスタの断面図およびその製
造工程図である。 １１・・・基板、１２・・・ゲート電極、１３・・・ゲ
ート絶縁膜、１４・・・ｉ型半導体層、１５・・・ブロ
ッキング絶縁膜、１５ａ・・・半導体薄膜、１６・・・
ｎ型半導体層、１７ａ・・・ソース電極、１．７　ｂ・
・・ドレイン電極、１７・・ソース、ドレイン電極用金
属膜。 １つ

Claims (2)

【特許請求の範囲】
1. （１）絶縁性基板上に形成されたゲート電極と、このゲ
   ート電極の上に形成されたゲート絶縁膜と、このゲート
   絶縁膜の上に前記ゲート電極に対向させて形成されたｉ
   型半導体層と、このｉ型半導体層の上にｎ型半導体層を
   介して形成されたソース電極およびドレイン電極とから
   なる薄膜トランジスタにおいて、前記ｉ型半導体層のチ
   ャンネル領域の上に、上面に前記ｎ型半導体層と同系の
   材質の半導体薄膜を形成したブロッキング絶縁膜を設け
   、このブロッキング絶縁膜上の前記半導体薄膜と前記ｉ
   型半導体層の上に、前記ｎ型半導体層を介してソース電
   極およびドレイン電極を形成したことを特徴とする薄膜
   トランジスタ。
2. （２）絶縁性基板上にゲート電極を形成し、その上に、
   ゲート絶縁膜と、ｉ型半導体層と、ブロッキング絶縁膜
   と、半導体薄膜とを順次堆積させた後、前記半導体薄膜
   と前記ブロッキング絶縁膜とを前記ｉ型半導体層のチャ
   ンネル領域上の部分を残して除去し、この後前記半導体
   薄膜と同系の材質のｎ型半導体層とソース、ドレイン電
   極用金属膜を順次堆積させて、このソース、ドレイン電
   極用金属膜とｎ型半導体層とをソース電極およびドレイ
   ン電極の形状にパターニングすることを特徴とする薄膜
   トランジスタの製造方法。