JPH03141647A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH03141647A JPH03141647A JP27853989A JP27853989A JPH03141647A JP H03141647 A JPH03141647 A JP H03141647A JP 27853989 A JP27853989 A JP 27853989A JP 27853989 A JP27853989 A JP 27853989A JP H03141647 A JPH03141647 A JP H03141647A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- insulating film
- contact
- blocking insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 178
- 230000000903 blocking effect Effects 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は逆スタガー型の薄膜トランジスタおよびその製
造方法に関するものである。
造方法に関するものである。
薄膜トランジスタとして、逆スタガー型と呼ばれるもの
がある。
がある。
第３図は従来の逆スタガー型薄膜トランジスタを示した
もので、この薄膜トランジスタは、ガラス等からなる絶
縁性基板１の上に形成されたゲート電極２と、このゲー
ト電極２を覆う窒化シリコン（ＳＩ Ｎ）からなるゲー
ト絶縁膜３と、このゲ−ト絶縁膜３の上に前記ゲート電
極２に対向させて形成されたｉ型アモルファスシリコン
（ｉ−ａ−Ｓｌ ）からなるｌ型半導体層４と、このｌ
型半導体層４の上にｎ型アモルファスシリコン（ｎ ＋
−ａ−Ｓｌ）からなるｎ型半導体層５を介して形成され
たソース電極６およびドレイン電極７とからなっている
。
もので、この薄膜トランジスタは、ガラス等からなる絶
縁性基板１の上に形成されたゲート電極２と、このゲー
ト電極２を覆う窒化シリコン（ＳＩ Ｎ）からなるゲー
ト絶縁膜３と、このゲ−ト絶縁膜３の上に前記ゲート電
極２に対向させて形成されたｉ型アモルファスシリコン
（ｉ−ａ−Ｓｌ ）からなるｌ型半導体層４と、このｌ
型半導体層４の上にｎ型アモルファスシリコン（ｎ ＋
−ａ−Ｓｌ）からなるｎ型半導体層５を介して形成され
たソース電極６およびドレイン電極７とからなっている
。
ところで、この薄膜トランジスタは、上記基板１上にゲ
ート電極２とゲート絶縁膜３とｌ型半導体層４とを順次
形成し、前記ｌ型半導体層４の上にｎ型半導体層５とソ
ース、ドレイン電極用金属膜とを順次堆積させた後に、
前記金属膜とｎ型半導体層とを順次フォトエツチング法
によりソース電極６およびドレイン電極７の形状にパタ
ーニングして製造されているが、この場合、前記ｌ型半
導体層４のチャンネル領域の上に直接ｎ型半導体層５が
接していると、上記金属膜のパターニングに続いて前記
ｎ型半導体層５をパターニングするときに、ｌ型半導体
層４のチャンネル領域の表面もエツチングされてこのｌ
型半導体層４がダメージを受け、そのためにトランジス
タの特性が悪くなる。
ート電極２とゲート絶縁膜３とｌ型半導体層４とを順次
形成し、前記ｌ型半導体層４の上にｎ型半導体層５とソ
ース、ドレイン電極用金属膜とを順次堆積させた後に、
前記金属膜とｎ型半導体層とを順次フォトエツチング法
によりソース電極６およびドレイン電極７の形状にパタ
ーニングして製造されているが、この場合、前記ｌ型半
導体層４のチャンネル領域の上に直接ｎ型半導体層５が
接していると、上記金属膜のパターニングに続いて前記
ｎ型半導体層５をパターニングするときに、ｌ型半導体
層４のチャンネル領域の表面もエツチングされてこのｌ
型半導体層４がダメージを受け、そのためにトランジス
タの特性が悪くなる。
このため、従来は、第３図に示したように、ｌ型半導体
層４の上にｎ型半導体層５を堆積させる前に、ｌ型半導
体層４のチャンネル領域の上に窒化シリコン等からなる
ブロッキング絶縁膜８を形成し、この後、弗酸等による
洗浄処理を行なってｌ型半導体層４の表面に生成した自
然酸化膜を除去してから、前記ｌ型半導体層４およびブ
ロッキング絶縁膜８の上にｎ型半導体層５とソース、ド
レイン電極用金属膜とを堆積させ、この金属膜とｎ型半
導体層５とをソース電極６およびドレイン電極７の形状
にパターニングしている。このようにｌ型半導体層４の
チャンネル領域の上に上記ブロッキング絶縁膜８を形成
しておけば、上記ｎ型半導体層５のパターニング時にｌ
型半導体層４のチャンネル領域の表面がエツチングされ
るのを上記ブロッキング絶縁膜８によって防ぐことがで
きるから、ｌ型半導体層４がダメージを受けることはな
い。
層４の上にｎ型半導体層５を堆積させる前に、ｌ型半導
体層４のチャンネル領域の上に窒化シリコン等からなる
ブロッキング絶縁膜８を形成し、この後、弗酸等による
洗浄処理を行なってｌ型半導体層４の表面に生成した自
然酸化膜を除去してから、前記ｌ型半導体層４およびブ
ロッキング絶縁膜８の上にｎ型半導体層５とソース、ド
レイン電極用金属膜とを堆積させ、この金属膜とｎ型半
導体層５とをソース電極６およびドレイン電極７の形状
にパターニングしている。このようにｌ型半導体層４の
チャンネル領域の上に上記ブロッキング絶縁膜８を形成
しておけば、上記ｎ型半導体層５のパターニング時にｌ
型半導体層４のチャンネル領域の表面がエツチングされ
るのを上記ブロッキング絶縁膜８によって防ぐことがで
きるから、ｌ型半導体層４がダメージを受けることはな
い。
しかしながら、上記のようにｌ型半導体層４のチャンネ
ル領域の上にブロッキング絶縁膜８を形成している薄膜
トランジスタは、その製造に際して、ｌ型半導体層４の
上にブロッキング絶縁膜８を形成してからｎ型半導体層
５を堆積させなければならないため、ｌ型半導体層４と
ｎ型半導体層５とを連続して堆積させることができず、
そのためにｌ型半導体層４の表面に自然酸化膜が生成し
て、ｌ型半導体層４に対するｎ型半導体層５の密着性が
悪くなってしまう。このため、上記従来の薄膜トランジ
スタは、ｌ型半導体層４とｎ型半導体層５との間に膜剥
がれが生じて、トランジスタが不良となるという問題を
もっていた。
ル領域の上にブロッキング絶縁膜８を形成している薄膜
トランジスタは、その製造に際して、ｌ型半導体層４の
上にブロッキング絶縁膜８を形成してからｎ型半導体層
５を堆積させなければならないため、ｌ型半導体層４と
ｎ型半導体層５とを連続して堆積させることができず、
そのためにｌ型半導体層４の表面に自然酸化膜が生成し
て、ｌ型半導体層４に対するｎ型半導体層５の密着性が
悪くなってしまう。このため、上記従来の薄膜トランジ
スタは、ｌ型半導体層４とｎ型半導体層５との間に膜剥
がれが生じて、トランジスタが不良となるという問題を
もっていた。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ｌ型半導体層のチャ
ンネル領域の上にブロッキング絶縁膜を形成したもので
ありながら、ｌ型半導体層とｎ型半導体層との密着性を
良くし、ｎ型半導体層の膜剥がれをなくして信頼性を向
上させることができる薄膜トランジスタを提供するとと
もに、あわせてその製造方法を提供することにある。
あって、その目的とするところは、ｌ型半導体層のチャ
ンネル領域の上にブロッキング絶縁膜を形成したもので
ありながら、ｌ型半導体層とｎ型半導体層との密着性を
良くし、ｎ型半導体層の膜剥がれをなくして信頼性を向
上させることができる薄膜トランジスタを提供するとと
もに、あわせてその製造方法を提供することにある。
本発明の薄膜トランジスタは、絶縁性基板上に形成され
たゲート電極と、このゲート電極を覆うゲート絶縁膜と
、このゲート絶縁膜の上に前記ゲート電極に対向させて
形成されたｌ型半導体層と、このｌ型半導体層のチャン
ネル６′ｆｉ域の上に形成されたブロッキング絶縁膜と
、前記ｌ型半導体層および前記ブロッキング絶縁膜の上
に形成されかつ前記ブロッキング絶縁膜上において分離
されたコンタクト用ｌ型半導体層と、このコンタクト用
ｌ型半導体層の上にｎ型半導体層を介して形成されたソ
ース電極およびドレイン電極とからなることを特徴とす
るものである。
たゲート電極と、このゲート電極を覆うゲート絶縁膜と
、このゲート絶縁膜の上に前記ゲート電極に対向させて
形成されたｌ型半導体層と、このｌ型半導体層のチャン
ネル６′ｆｉ域の上に形成されたブロッキング絶縁膜と
、前記ｌ型半導体層および前記ブロッキング絶縁膜の上
に形成されかつ前記ブロッキング絶縁膜上において分離
されたコンタクト用ｌ型半導体層と、このコンタクト用
ｌ型半導体層の上にｎ型半導体層を介して形成されたソ
ース電極およびドレイン電極とからなることを特徴とす
るものである。
また、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上にゲート電極を形成し、その上にゲート絶縁膜と
ｌ型半導体層とを積層形成するとともに、前記ｌ型半導
体層のチャンネル領域の上にブロッキング絶縁膜を形成
した後、前記ｉ型半導体層および前記ブロッキング絶縁
膜の上に、コンタクト用ｌ型半導体層とｎ型半導体層と
を連続して堆積させるとともに、前記ｎ型半導体層の上
にソース、ドレイン電極用金属膜を堆積させ、この後前
記金属膜とｎ型半導体層とコンタクト用ｌ型半導体層と
をソース電極およびドレイン電極の形状にパターニング
することを特徴とするものである。
基板上にゲート電極を形成し、その上にゲート絶縁膜と
ｌ型半導体層とを積層形成するとともに、前記ｌ型半導
体層のチャンネル領域の上にブロッキング絶縁膜を形成
した後、前記ｉ型半導体層および前記ブロッキング絶縁
膜の上に、コンタクト用ｌ型半導体層とｎ型半導体層と
を連続して堆積させるとともに、前記ｎ型半導体層の上
にソース、ドレイン電極用金属膜を堆積させ、この後前
記金属膜とｎ型半導体層とコンタクト用ｌ型半導体層と
をソース電極およびドレイン電極の形状にパターニング
することを特徴とするものである。
すなわち、本発明の薄膜トランジスタは、ｌ型半導体層
およびこのｌ型半導体層のチャンネル領域の上に形成さ
れたブロッキング絶縁膜の上にコンタクト用ｌ型半導体
層を形成し、このコンタクト用ｌ型半導体層の上にｎ型
半導体層を形成することによって、ｎ型半導体層を上記
コンタクト用ｌ型半導体層を介して上記ｌ型半導体層に
接合したものであり、上記ｌ型半導体層と、その上にブ
ロッキング絶縁膜を形成した後に堆積されるコンタクト
用ｌ型半導体層とは同じｉ型半導体であるため、このｌ
型半導体層と上記コンタクト用ｌ型半導体層とは非連続
で堆積されたものであっても密着性は良いし、また、ブ
ロッキング絶縁膜の形成後に堆積される上記コンタクト
用ｌ型半導体層とその上に形成するｎ型半導体層とは連
続して堆積させることができるから、コンタクト用ｌ型
半導体層とｎ型半導体層との密着性も良くすることがで
きる。したがって、本発明の薄膜トランジスタによれば
、ｌ型半導体層のチャンネル領域の上にブロッキング絶
縁膜を形成したものでありながら、１型半導体層とｎ型
半導体層との密着性を良くし、ｎ型半導体層の膜剥がれ
をなくして信頼性を向上させることができる。
およびこのｌ型半導体層のチャンネル領域の上に形成さ
れたブロッキング絶縁膜の上にコンタクト用ｌ型半導体
層を形成し、このコンタクト用ｌ型半導体層の上にｎ型
半導体層を形成することによって、ｎ型半導体層を上記
コンタクト用ｌ型半導体層を介して上記ｌ型半導体層に
接合したものであり、上記ｌ型半導体層と、その上にブ
ロッキング絶縁膜を形成した後に堆積されるコンタクト
用ｌ型半導体層とは同じｉ型半導体であるため、このｌ
型半導体層と上記コンタクト用ｌ型半導体層とは非連続
で堆積されたものであっても密着性は良いし、また、ブ
ロッキング絶縁膜の形成後に堆積される上記コンタクト
用ｌ型半導体層とその上に形成するｎ型半導体層とは連
続して堆積させることができるから、コンタクト用ｌ型
半導体層とｎ型半導体層との密着性も良くすることがで
きる。したがって、本発明の薄膜トランジスタによれば
、ｌ型半導体層のチャンネル領域の上にブロッキング絶
縁膜を形成したものでありながら、１型半導体層とｎ型
半導体層との密着性を良くし、ｎ型半導体層の膜剥がれ
をなくして信頼性を向上させることができる。
また、本発明の薄膜トランジスタの製造方法によれば、
ｌ型半導体層のチャンネル領域上にブロッキング絶縁膜
を形成した後、前記１型半導体層および前記ブロッキン
グ絶縁膜の上に、コンタクト用ｌ型半導体層とｎ型半導
体層とを連続して堆積させているから、ｌ型半導体層と
ｎ型半導体層との密着性を良くしてｎ型半導体層の膜剥
がれをなくした上記薄膜トランジスタを製造することが
できる。
ｌ型半導体層のチャンネル領域上にブロッキング絶縁膜
を形成した後、前記１型半導体層および前記ブロッキン
グ絶縁膜の上に、コンタクト用ｌ型半導体層とｎ型半導
体層とを連続して堆積させているから、ｌ型半導体層と
ｎ型半導体層との密着性を良くしてｎ型半導体層の膜剥
がれをなくした上記薄膜トランジスタを製造することが
できる。
以下、本発明の一実施例を第１図および第２図を参照し
て説明する。
て説明する。
第１図は本実施例の薄膜トランジスタの断面を示してい
る。第１図において、１１はガラス等からなる絶縁性基
板であり、この基板１１上には、ゲート電極１２と、こ
のゲート電極１２を覆うゲート絶縁膜（窒化シリコン膜
）１３が形成されている。上記ゲート絶縁膜１３の上に
は、前記ゲート電極１２に対向させて、ｉ型アモルファ
スシリコン（ｉ−ａ−３ｌ）からなるｌ型半導体層１４
が形成されており、このｌ型半導体層１４のチャンネル
領域の上には、窒化シリコン等からなるブロッキング絶
縁膜１８が形成されている。そして、前記ｌ型半導体層
１４およびブロッキング絶縁膜１８の上には、前記ｌ型
半導体層１４と同じｉ型アモルファスシリコン（ｉ−ａ
−８ｌ）の薄膜からなるコンタクト用ｌ型半導体層１４
ａが形成されている。このコンタクト用ｌ型半導体層１
４ａは、ブロッキング絶縁膜１８上において分離されて
おり、ソース電極１６およびドレイン電極１７は、上記
コンタクト用ｌ型半導体層１４ａの上に、ｎ型アモルフ
ァスシリコン（ｎ”−ａ−８ｉ）からなるｎ型半導体層
１５を介して形成されている。
る。第１図において、１１はガラス等からなる絶縁性基
板であり、この基板１１上には、ゲート電極１２と、こ
のゲート電極１２を覆うゲート絶縁膜（窒化シリコン膜
）１３が形成されている。上記ゲート絶縁膜１３の上に
は、前記ゲート電極１２に対向させて、ｉ型アモルファ
スシリコン（ｉ−ａ−３ｌ）からなるｌ型半導体層１４
が形成されており、このｌ型半導体層１４のチャンネル
領域の上には、窒化シリコン等からなるブロッキング絶
縁膜１８が形成されている。そして、前記ｌ型半導体層
１４およびブロッキング絶縁膜１８の上には、前記ｌ型
半導体層１４と同じｉ型アモルファスシリコン（ｉ−ａ
−８ｌ）の薄膜からなるコンタクト用ｌ型半導体層１４
ａが形成されている。このコンタクト用ｌ型半導体層１
４ａは、ブロッキング絶縁膜１８上において分離されて
おり、ソース電極１６およびドレイン電極１７は、上記
コンタクト用ｌ型半導体層１４ａの上に、ｎ型アモルフ
ァスシリコン（ｎ”−ａ−８ｉ）からなるｎ型半導体層
１５を介して形成されている。
第２図は上記薄膜トランジスタの製造方法を工程順に示
したのもで、上記薄膜トランジスタは次のようにして製
造される。
したのもで、上記薄膜トランジスタは次のようにして製
造される。
まず、第２図（ａ）に示すように、基板１１上にクロム
（Ｃｒ ）等の導電性金属膜を堆積させ、この金属膜を
パターニングする方法でゲート電極１２を形成した後、
その上に基ｔ１１２１１全面にわたって窒化シリコンと
ｉ型アモルファスシリコンとをプラズマＣＶＤ法等によ
り連続して堆積させて、ゲート絶縁膜１３とｌ型半導体
層１４とを積層形成し、さらに前記１型半導体層１４の
チャンネル領域の上に、ブロッキング絶縁膜１８を形成
する。
（Ｃｒ ）等の導電性金属膜を堆積させ、この金属膜を
パターニングする方法でゲート電極１２を形成した後、
その上に基ｔ１１２１１全面にわたって窒化シリコンと
ｉ型アモルファスシリコンとをプラズマＣＶＤ法等によ
り連続して堆積させて、ゲート絶縁膜１３とｌ型半導体
層１４とを積層形成し、さらに前記１型半導体層１４の
チャンネル領域の上に、ブロッキング絶縁膜１８を形成
する。
なお、このブロッキング絶縁膜１８は、ｌ型半導体層１
４の堆積に連続して窒化シリコン等をプラズマＣＶＤ法
等により堆積させ、この堆積膜ヲパターニングして形成
する。
４の堆積に連続して窒化シリコン等をプラズマＣＶＤ法
等により堆積させ、この堆積膜ヲパターニングして形成
する。
次に、弗酸等による洗浄処理を行ない、上記ｎ型半導体
層１４の表面に生成した自然酸化膜を除去する。
層１４の表面に生成した自然酸化膜を除去する。
この後、第２図（ｂ）に示すように、ｎ型半導体層１４
およびブロッキング絶縁膜１８の上に、その全面にわた
って、ｉ型アモルファスシリコンとｎ型アモルファスシ
リコンとをプラズマＣＶＤ法等により連続して堆積させ
、コンタクト用ｎ型半導体層１４ａとｎ型半導体層１５
とを積層形成するとともに、次いで前記ｎ型半導体層１
５の上に、クロム等のソース、ドレイン電極用金属膜２
０をスパッタリング法等により堆積させる。
およびブロッキング絶縁膜１８の上に、その全面にわた
って、ｉ型アモルファスシリコンとｎ型アモルファスシ
リコンとをプラズマＣＶＤ法等により連続して堆積させ
、コンタクト用ｎ型半導体層１４ａとｎ型半導体層１５
とを積層形成するとともに、次いで前記ｎ型半導体層１
５の上に、クロム等のソース、ドレイン電極用金属膜２
０をスパッタリング法等により堆積させる。
この後は、第２図（ｃ）に示すように、上記ソース、ド
レイン電極用金属膜２０とｎ型半導体層１５とコンタク
ト用ｎ型半導体層１４ａとを順次ソース電極１６および
ドレイン電極１７の形状にパターニングし、さらにｎ型
半導体層１４をトランジスタの素子形状にパターニング
して薄膜トランジスタを完成する。
レイン電極用金属膜２０とｎ型半導体層１５とコンタク
ト用ｎ型半導体層１４ａとを順次ソース電極１６および
ドレイン電極１７の形状にパターニングし、さらにｎ型
半導体層１４をトランジスタの素子形状にパターニング
して薄膜トランジスタを完成する。
しかして、上記実施例の薄膜トランジスタにおいては、
ｎ型半導体層１４およびこのｎ型半導体層１４のチャン
ネル領域の上に形成されたブロッキング絶縁膜１８の上
にコンタクト用ｎ型半導体層１４ａを形成し、このコン
タクト用ｎ型半導体層１４ａの上にｎ型半導体層１５を
積層形成することにより、上記ｎ型半導体層１５をコン
タクト用ｎ型半導体層１４ａを介してｎ型半導体層１４
に接合しているから、１型半導体層１４に対するｎ型半
導体層１５の密着性、を良くすることができる。
ｎ型半導体層１４およびこのｎ型半導体層１４のチャン
ネル領域の上に形成されたブロッキング絶縁膜１８の上
にコンタクト用ｎ型半導体層１４ａを形成し、このコン
タクト用ｎ型半導体層１４ａの上にｎ型半導体層１５を
積層形成することにより、上記ｎ型半導体層１５をコン
タクト用ｎ型半導体層１４ａを介してｎ型半導体層１４
に接合しているから、１型半導体層１４に対するｎ型半
導体層１５の密着性、を良くすることができる。
すなわち、上記ｎ型半導体層１４と、その上にブロッキ
ング絶縁膜１８を形成した後に堆積されるコンタクト用
ｎ型半導体層１４ａとは同じｉ型アモルファスシリコン
からなるものであるため、上記ｎ型半導体層１４とコン
タクト用ｎ型半導体層１４ａとは非連続で堆積されたも
のであっても密着性は良い。また、ブロッキング絶縁膜
１８の形成後に堆積される上記コンタクト用ｎ型半導体
層１４ａとその上に形成するｎ型半導体層１５とは上述
した製造方法のように連続して堆積させることができる
から、コンタクト用ｎ型半導体層１４ａとｎ型半導体層
１５との密告性も良くすることができる。
ング絶縁膜１８を形成した後に堆積されるコンタクト用
ｎ型半導体層１４ａとは同じｉ型アモルファスシリコン
からなるものであるため、上記ｎ型半導体層１４とコン
タクト用ｎ型半導体層１４ａとは非連続で堆積されたも
のであっても密着性は良い。また、ブロッキング絶縁膜
１８の形成後に堆積される上記コンタクト用ｎ型半導体
層１４ａとその上に形成するｎ型半導体層１５とは上述
した製造方法のように連続して堆積させることができる
から、コンタクト用ｎ型半導体層１４ａとｎ型半導体層
１５との密告性も良くすることができる。
したがって、上記薄膜トランジスタによれば、１型半導
体層１４のチャンネル領域の上にブロッキング絶縁膜１
８を形成したものでありながら、ｌ型半導体層１４と０
型半導体層１５との密着性を良くし、ｎ型半導体層１５
の膜剥がれをなくして、信頼性を向上させることができ
る。
体層１４のチャンネル領域の上にブロッキング絶縁膜１
８を形成したものでありながら、ｌ型半導体層１４と０
型半導体層１５との密着性を良くし、ｎ型半導体層１５
の膜剥がれをなくして、信頼性を向上させることができ
る。
また、上記実施例の薄膜トランジスタの製造方法によれ
ば、ｎ型半導体層１４のチャンネル領域上にブロッキン
グ絶縁膜１８を形成した後、前記ｎ型半導体層１４およ
びブロッキング絶縁膜１８の上に、コンタクト用ｎ型半
導体層１４ａとｎ型半導体層１５とを連続して堆積させ
ているから、ｎ型半導体層１４とｎ型半導体層１５との
密告性を良くしてｎ型半導体層１５の膜剥がれをなくし
た」二記薄膜トランジスタを製造することができる。
ば、ｎ型半導体層１４のチャンネル領域上にブロッキン
グ絶縁膜１８を形成した後、前記ｎ型半導体層１４およ
びブロッキング絶縁膜１８の上に、コンタクト用ｎ型半
導体層１４ａとｎ型半導体層１５とを連続して堆積させ
ているから、ｎ型半導体層１４とｎ型半導体層１５との
密告性を良くしてｎ型半導体層１５の膜剥がれをなくし
た」二記薄膜トランジスタを製造することができる。
なお、上記実施例では、ｌ型半導体層１４のトランジス
タ素子形状へのパターニングを、ソースドレイン電極１
６．１７の形成後に行なっているが、このｎ型半導体層
１４のパターニングは、ブロッキング絶縁膜１８の形成
後またはその形成前に行なってもよい。
タ素子形状へのパターニングを、ソースドレイン電極１
６．１７の形成後に行なっているが、このｎ型半導体層
１４のパターニングは、ブロッキング絶縁膜１８の形成
後またはその形成前に行なってもよい。
本発明の薄膜トランジスタは、ｎ型半導体層およびこの
ｎ型半導体層のチャンネル領域の上に形成されたブロッ
キング絶縁膜の上にコンタクト用ｎ型半導体層を形成し
、このコンタクト用ｎ型半導体層の上にｎ型半導体層を
形成することによって、ｎ型半導体層を上記コンタクト
用ｌ型半導体層を介して上記ｎ型半導体層に接合したも
のであるから、ｎ型半導体層のチャンネル領域の上にブ
ロッキング絶縁膜を形成したものでありながら、ｎ型半
導体層とｎ型半導体層との密着性を良（し、ｎ型半導体
層の膜剥がれをなくして信頼性を向上させることができ
る。
ｎ型半導体層のチャンネル領域の上に形成されたブロッ
キング絶縁膜の上にコンタクト用ｎ型半導体層を形成し
、このコンタクト用ｎ型半導体層の上にｎ型半導体層を
形成することによって、ｎ型半導体層を上記コンタクト
用ｌ型半導体層を介して上記ｎ型半導体層に接合したも
のであるから、ｎ型半導体層のチャンネル領域の上にブ
ロッキング絶縁膜を形成したものでありながら、ｎ型半
導体層とｎ型半導体層との密着性を良（し、ｎ型半導体
層の膜剥がれをなくして信頼性を向上させることができ
る。
また、本発明の薄膜トランジスタの製造方法によれば、
ｎ型半導体層のチャンネル領域上にブロッキング絶縁膜
を形成した後、前記ｌ型半導体層および前記ブロッキン
グ絶縁膜の上に、コンタクト用ｉ型半導体層とｎ型半導
体層とを連続して堆積させているから、ｌ型半導体層と
ｎ型半導体層との密着性を良くしてｎ型半導体層の膜剥
がれをなぐした上記薄膜トランジスタを製造することが
できる。
ｎ型半導体層のチャンネル領域上にブロッキング絶縁膜
を形成した後、前記ｌ型半導体層および前記ブロッキン
グ絶縁膜の上に、コンタクト用ｉ型半導体層とｎ型半導
体層とを連続して堆積させているから、ｌ型半導体層と
ｎ型半導体層との密着性を良くしてｎ型半導体層の膜剥
がれをなぐした上記薄膜トランジスタを製造することが
できる。
第１図および第２図は本発明の一実施例を示す薄膜トラ
ンジスタの断面図およびその製造工程図、第３図は従来
の薄膜トランジスタの断面図である。 １〕・・・基板、１２・・・ゲート電極、１３・・・ゲ
ート絶縁膜、１４・・・ｌ型半導体層、１４ａ・・・コ
ンタクト用ｌ型半導体層、１５・・・ｎ型半導体層、１
６・・・ソース電極、１７・・・ドレイン電極、１８・
・・ブロッキング絶縁膜、２０・・・ソース、ドレイン
電極用金属膜。
ンジスタの断面図およびその製造工程図、第３図は従来
の薄膜トランジスタの断面図である。 １〕・・・基板、１２・・・ゲート電極、１３・・・ゲ
ート絶縁膜、１４・・・ｌ型半導体層、１４ａ・・・コ
ンタクト用ｌ型半導体層、１５・・・ｎ型半導体層、１
６・・・ソース電極、１７・・・ドレイン電極、１８・
・・ブロッキング絶縁膜、２０・・・ソース、ドレイン
電極用金属膜。
Claims (2)
- （１）絶縁性基板上に形成されたゲート電極と、このゲ
ート電極を覆うゲート絶縁膜と、このゲート絶縁膜の上
に前記ゲート電極に対向させて形成されたｉ型半導体層
と、このｉ型半導体層のチャンネル領域の上に形成され
たブロッキング絶縁膜と、前記ｉ型半導体層および前記
ブロッキング絶縁膜の上に形成されかつ前記ブロッキン
グ絶縁膜上において分離されたコンタクト用ｉ型半導体
層と、このコンタクト用ｉ型半導体層の上にｎ型半導体
層を介して形成されたソース電極およびドレイン電極と
からなることを特徴とする薄膜トランジスタ。 - （２）絶縁性基板上にゲート電極を形成し、その上にゲ
ート絶縁膜とｉ型半導体層とを積層形成するとともに、
前記ｉ型半導体層のチャンネル領域の上にブロッキング
絶縁膜を形成した後、前記ｉ型半導体層および前記ブロ
ッキング絶縁膜の上に、コンタクト用ｉ型半導体層とｎ
型半導体層とを連続して堆積させるとともに、前記ｎ型
半導体層の上にソース、ドレイン電極用金属膜を堆積さ
せ、この後前記金属膜とｎ型半導体層とコンタクト用ｉ
型半導体層とをソース電極およびドレイン電極の形状に
パターニングすることを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27853989A JPH03141647A (ja) | 1989-10-27 | 1989-10-27 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27853989A JPH03141647A (ja) | 1989-10-27 | 1989-10-27 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03141647A true JPH03141647A (ja) | 1991-06-17 |
Family
ID=17598674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27853989A Pending JPH03141647A (ja) | 1989-10-27 | 1989-10-27 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03141647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222370A (ja) * | 1990-01-26 | 1991-10-01 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPH1093102A (ja) * | 1996-07-02 | 1998-04-10 | Lg Electron Inc | 薄膜トランジスタの製造方法 |
-
1989
- 1989-10-27 JP JP27853989A patent/JPH03141647A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222370A (ja) * | 1990-01-26 | 1991-10-01 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPH1093102A (ja) * | 1996-07-02 | 1998-04-10 | Lg Electron Inc | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776083B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP2730129B2 (ja) | 薄膜トランジスタ | |
| JPH03141647A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH022523A (ja) | 画素電極と薄膜トランジスタの形成方法 | |
| JPH03136280A (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| JPS628569A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03174776A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS62276526A (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH04111323A (ja) | 薄膜トランジスタの製造方法 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH06281957A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPH0273622A (ja) | アモルファス超格子構造の製造方法 | |
| JPH01160056A (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JPH07115203A (ja) | 薄膜および薄膜の製造方法およびそれを用いた薄膜トランジスタ | |
| JPH03233938A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02197175A (ja) | 薄膜ｅ↑２ｐｒｏｍおよびその製造方法 | |
| KR100565840B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JPH01231375A (ja) | 薄膜トランジスタ |