JPH01231375A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の分野） 本発明はＷＩＪｖＡトランジスタに関するものである。

〔従来の技術〕

例えば電極基板面にその各画素電極とそれぞれ対応させ
てこの画素電極を駆動する薄膜トランジスタを形成した
アクティブ・マトリクス液晶表示素子等における？ＩＩ
ＩＩｌトランジスタとしては、従来、次のような構造の
ものが知られている。

第３図は従来のＷＩｌｌトランジスタの断面を示したも
ので、図中１はガラス等からなる絶縁性基板、２はこの
基板１上に形成された水素化アモルファス・シリコンか
らなる半導体膜であり、この半導体膜２上には、ソース
電極Ｓとドレイン電極りとがそれぞれコンタクト層（燐
等の不純物を含む水素化アモルファス・シリコン層）３
を介して形成されている。また、４は半導体１１！２上
にソース。

ドレイン電極Ｓ、Ｄ間のチャンネル部Ｃを覆うように形
成されたゲート絶縁膜であり、ゲート電極Ｇはこのゲー
ト絶縁膜４上に形成されている。このＷＪＩＩｌトラン
ジスタは、基板１上に半導体Ｉ！　２を形成した後、そ
の上にコンタクト層３と、ソース及びドレイン電極とな
る金属膜とを順次形成してこの金属膜とコンタクト層３
とをソース電極Ｓ及びドレイン電極りの形状にパターニ
ングし、この後、その上にゲート絶縁膜４を形成してこ
れをパターニングするとともに、その上にゲート電極と
なる金属膜を形成してこれをゲート電極Ｇの形状にパタ
ーニングする方法で製造されたもので、ゲート電極Ｇは
そのバターニング時ユング時のマスク合せ精度の関係か
ら、ソース、ドレイン電極Ｓ。

Ｄ間のチャンネル部Ｃよりある程度広幅に形成されてお
り、またゲート絶縁ＩＩ！４は、ゲート電極Ｇとソース
電極Ｓ及びドレイン電極りとの短絡を確実に防ぐために
、ゲート電極Ｇよりも若干広幅に形成されている。

〔発明が解決しようとする課題〕

しかしながら、上記従来の薄膜トランジスタでは、ゲー
ト電極Ｇの一側縁部がゲート絶縁膜４及び半導体［１２
を介してソース電極Ｓと重なり合い、ゲート絶縁膜Ｇの
他側縁部がゲート絶縁膜４及び半導体Ｍ２を介してドレ
イン電極りと重なり合っているために、ゲート電極Ｇの
両側縁部とソース電極Ｓ及びドレイン電ｆｆ１Ｄとの間
に、第４図に示した等価回路のようにコンデンサＣｑｓ
、Ｃｅｐが形成され、このコンデンサＣｅｓ、Ｃｈｐの
浮遊容量によって高周波動作特性が悪くなるという問題
をもっていた。なお、ゲート電極Ｇとソース電通Ｓ及び
ドレインＮ極りとの重なり幅１＋、１ヱを小さくすれば
上記浮遊容量を減少させることができるが、ゲート電極
Ｇのパターニング時のマスク合せ精度には限界があるた
めに、上記型なり幅Ｆ＋ｔ２を小さくすることは難しい
から、従来の薄膜トランジスタでは、上記浮遊容量を完
全になくすことはできないとされている。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ゲート電極とソース
及びドレイン電極との重なりを完全になくして浮遊容量
を生じさせないようにした、高周波動作特性の良いｓ膜
トランジスタを提供することにある。

〔課題を解決する手段〕

本発明は上記目的を達成するために、絶縁性基板上に形
成した半導体膜の上に所定パターンのゲート絶縁膜を形
成してその上にゲート絶縁膜を形成し、ソース１！極と
ドレイン電極は、前記ゲート絶縁膜の外側に位置させて
前記半導体膜上に形成するとともに、このソース電極と
ドレイン電極は、前記半導体膜に接する導電性薄膜とそ
の上の金属膜とからなる二層構造のものとし、かっこの
ソース１！極とドレイン電極の上記金属膜はそれぞれ前
記ゲート絶縁膜から離間させて形成するとともに、前記
ゲート絶縁膜を、前記ソース電極とドレイン電極の少な
くとも上記導電性薄膜の上面よりも上方に突出する厚さ
に形成したものである。

〔作用〕

このような構成とすれば、ソース電極とドレイン電極と
をゲート絶縁膜の外側に形成しているために、ゲート絶
縁膜上のゲート電極がソース電極及びドレイン電極と重
なることはないから、ゲート電極とソース及びドレイン
電極との重なりを完全になくして浮遊容量の発生を防ぐ
ことができ、したがって高周波動作特性を良くすること
ができるし、また、ソース電極とドレイン電極を、半導
体膜に接する導電性薄膜とその上の金属膜とからなる二
層構造とし、かつこのソース電極とドレイン電極の金属
膜はゲート絶縁膜から離間させて形成するとともに、ゲ
ート絶縁膜を、前記ソース電極とドレイン電極の少な（
とも上記導電性薄膜の上面よりも上方に突出する厚さに
しているために、ソース電極及びドレイン電極がゲート
絶縁膜上のゲート電極と短絡してしまう心配もない。

〔実施例〕

以下、本発明の一実施例を説明する。

第１図は薄膜トランジスタの断面を示したもので、図中
１はガラス等からなる絶縁性基板、２はこの基板１上に
形成された水素化アモルファス・シリコンからなる半導
体膜であり、この半導体膜２上には、ソース電極Ｓとド
レイン電極りとがそれぞれコンタクト層（燐等の不純物
を含む水素化アモルファス・シリコン層）３を介して形
成されている。また、４はゲート絶縁膜、Ｇはゲート電
極であり、ゲート絶縁膜４は、半導体ｌｌＩ２上にソ−
ス、ドレイン電極Ｓ、Ｄ間のチャンネル部Ｃを覆うよう
に所定パターンに形成され、ゲート電極Ｇはゲート絶縁
１！４上に、このゲート絶縁９１４と同一のパターンに
形成されている。そして、前記ソース電極Ｓとドレイン
電極りは、それぞれ、上記コンタクト層３を介して半導
体膜２に接する導電性５ｇ１ｓａ、ｏａと、この導電性
情１ａｓａ。

［）ａの上に形成した金Ｉｉｌ膜Ｓｂ、Ｄｂとからなる
二層構造の電極とされており、前記金属ｓｓｂ。

Ｄｂはクロムからなり、また導電性簿１Ｉｌｓａ。

Ｏａは、燐等の不純物を含む水素化アモルファス・シリ
コンからなるコンタクト層３の上にりＯム膜を形成した
ときにその界面に生成するクロム・シリサイドからなっ
ている。また、このソース電極Ｓとドレイン電極りの導
電性１１１Ｓａ、Ｄａはそれぞれ、その端縁をゲート絶
縁ｇ１４の側面に一致させて形成され、金属ｍｓｂ、ｏ
ｂはそれぞれゲート絶縁！１４から離間させて形成され
ており、さらにゲート絶縁１４は、ソース電極Ｓとドレ
イン電極りの上面よりも上方に突出する厚さに形成され
ている。なお、ゲート電極Ｇの上面は、ソース、ドレイ
ン電極Ｓ、Ｄの下のコンタクト層３と同じコンタクト層
３と、ソース、ドレイン電極Ｓ。

Ｄの導電性薄膜Ｓａ、Ｄａと同じ導電性情！Ｉａによっ
て覆われている。このゲート電極Ｇ上のコンタクト層３
と導電性ＷＩＪ躾ａは、後述する製造方法の関係で残さ
れたものである。

この薄膜トランジスタは次のようにして製造することが
できる。

まず、第２１ｉ＜（ａ）に示すように、基板１上にプラ
ズマＣｖＤ法によって水素化アモルファス・シリコンか
らなる半導体膜２を約５００人の厚さに形成し、次いで
その上にプラズマＣｖＤ法によってシリコン窒化物から
なるゲート絶縁Ｉｌｌ　４を約３００ＯＡの厚さに形成
し、さらにその上に、スパッタリング法によりクロムま
たはタンタル等を約１０００人の厚さに被着させてゲー
ト電極Ｇとなる導電膜を形成する。次に、前記ゲート電
極Ｇとなる導電膜とその下のゲート絶縁膜４とを、フォ
トリソグラフィ法により同一パターンにバターニングし
て、第２図（ｂ）に示すように所定パターンのゲート絶
縁１１４及びゲート電極Ｇを形成する。

この侵、第２図（Ｃ）に示すように、基板１上にその全
面にわたって燐等の不純物を含むアモルファス・シリコ
ンをプラズマＣｖＤ法により約２５０人の厚さに被着さ
せてコンタクト層３を形成し、さらにその上にスパッタ
リング法によりクロムを約１０００人の厚さに被着させ
て、ソース及びドレイン電極Ｓ、Ｄの上層の金属膜ｓ　
ｂ。

Ｄｂとなる金属１ｂを形成する。このとき、コンタクト
層３と金属膜ａとの界面にクロム・シリサイドが約１０
人の厚さに生成してソース及びドレイン電極Ｓ、Ｄの下
層膜となる導電性情１１ｓａ。

Ｄａが形成される。なお、前記コンタクト１３を形成す
る場合、このコンタクト層３はその厚さが約２５０人と
非常に薄いために、このコンタクト層３となる不純物を
含むアモルファス・シリコンはゲート電極Ｇ及びゲート
絶縁！ｌＩ４の側面には被着せず、したがって導電性情
１１１Ｓａ、Ｄａもゲート電極Ｇ及びゲート絶縁１１４
の側面には生成しないが、ゲート電極Ｇの上面にはコン
タクト層３が形成されるために、このゲート電極Ｇ上の
コンタクト層３の上にもソース及びドレイン電極Ｓ、　
Ｄの導電性情！１ＩＩＳａ、Ｄａと同じ導電性情ｌ１ｌ
ａが生成する。

この後は、フォトリソグラフィ法により前記金属膜すを
、ソース及びドレイン電極Ｓ、Ｄの上層の金属１１ｓｂ
、Ｄｂとなる部分を残して除去し、下層の導電性薄膜Ｓ
ａ、　Ｄａと、上層の金属膜ｓｂ、ｏｂとからなる二層
構造のソース電極Ｓ及びドレイン電極りを形成した薄膜
トランジスタを完成する。この工程における前記金属！
ｌｌｂのバターニングは、クロムはエツチングするがク
ロム・シリサイドはエツチングしないエツチング液また
はエツチングガスを用いて行なえばよく、これにより、
下層の導電性ｍａｓａ、ｏａの端縁をゲート絶縁ｔｉｌ
ｌ　４の側面に一致させ、金属膜Ｓｂ、Ｄｂをゲート絶
縁膜４から離間させたソース電（ｉＳ及びドレイン電極
りを形成することができる。

しかして、上記薄膜トランジスタにおいては、ソース電
極Ｓとドレイン電極りとをゲート絶縁膜４の外側に形成
しているために、ゲート絶縁ＮＭＪ上のゲート電極Ｇが
ソース１！極Ｓ及びドレイン電極りと重なることはない
から、ゲート電極Ｇとソース及びドレイン電極Ｓ、Ｄと
の重なりを完全になくして浮遊容量の発生を防ぐことが
でき、したがって高周波動作特性を良くすることができ
るし、また、ソース電極Ｓとドレイン電極りを、コンタ
クト層３を介して半導体ｌ１ｌ１２に接する導電性薄膜
Ｓａ、Ｄａとその上の金属膜Ｓｔ）、Ｄｂとからなる二
層構造とし、かつこのソース電極Ｓとドレイン電極りの
金属膜３ｂ、□ｂはゲート絶縁ｇ！４から離間させて形
成するとともに”、ゲート絶縁膜４を、ソース電極Ｓと
ドレイン電極りの上面よりも上方に突出する厚さにして
いるために、ソース電極Ｓ及びドレイン電極りがゲート
絶縁ＩＩ　Ｊ上のゲート電極Ｇと短絡してしまう心配も
ない。

なお、上記実施例では、ゲート電極Ｇをゲート絶縁膜４
と同一パターンに形成しているが、このゲート′／４極
Ｇは、ゲート絶縁膜４の外形より小さい外形としてもよ
い。また、上記実施例では、ゲート絶縁ｌ１Ｗ４を、ソ
ース電極Ｓとドレイン電極りの上面よりも上方に突出す
る厚さにしているが、ソース電極Ｓとドレイン電極りの
金属ｉｓｂ。

Ｄｂはゲート絶縁１１４から離間しているためにこの金
属膜ｓｂ、ｏｂがゲート電極と接触することはないから
、ゲート絶縁ｇ１４の厚さは、少なくともソース電極Ｓ
とドレイン電極りの下層の導電性薄膜Ｓａ、Ｄａの上面
よりも上方に突出する厚さであればよい。ざらに、上記
実施例では、半導体膜２上のコンタクトＷ４３をプラズ
マＣＶＤ法により被着形成しているが、このコンタクト
層３は半導体Ｉｌ！２に不純物をイオン注入法等により
ドーピングして形成してもよい。また上記実施例では、
ソース電極Ｓとドレイン電極りの下層の導電性情！ｌｓ
ａ、Ｄａを、コンタクト層３と金属ｓｓｂ。

ｏｂとの界面に生成するクロム・シリサイドとしている
が、この導電性簿膜Ｓａ、Ｑａは、コンタクト層３上に
導電性金属を被着させて形成してもよく、その場合も、
導電性１１１１Ｓａ、Ｄａとその上の金属１１！Ｓｂ、
Ｄｂとを互いに選択エツチングできるものく導電性情１
１１ｓ　ａ　、　［）　ａとしてはチタン、金属１ｔ！
ｌｓｂ、Ｄｂとしてはクロムまたはアルミニウムが適し
ている）とすれば、導電性簿膜３ａ、Ｑａを残して金属
ｍｓｂ、ｏｂだけをバターニングすることができる。

〔発明の効果〕

本発明の薄膜トランジスタによれば、ソース電極とドレ
イン電極とをゲート絶縁膜の外側に形成しているために
、ゲート絶縁股上のゲート電極がソース電極及びドレイ
ン電極と重なることはないから、ゲート電極とソース及
びドレイン電極との重なりを完全になくして浮遊容量の
発生を防ぐことができ、したがって高周波動作特性を良
くすることができるし、また、ソース電極とドレイン電
極を、半導体膜に接する導電性薄膜とその上の金属膜と
からなる二層構造とし、かつこのソース電極とドレイン
電極の金属膜はゲート絶縁膜から離間させて形成すると
ともに、ゲート絶縁膜を、前記ソース電極とドレイン電
極の少なくとも上記導電性薄膜の上面よりも上方に突出
する厚さにしているために、ソース電極及びドレイン電
極がゲート絶ＲＨ上のゲート電極と短絡してしまう心配
もない。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示したもので、
第１図は薄膜トランジスタの断面図、第２図は薄膜トラ
ンジスタの製造方法を工程順に示す断面図である。第３
図は従来の薄膜トランジスタの断面図、第４図は従来の
薄膜トランジスタの等価回路図である。 １・・・基板、２・・・半導体膜、３・・・コンタクト
層、４・・・ゲート絶縁膜、Ｇ・・・ゲート電極、Ｓ・
・・ソース電極、Ｓａ・・・導電性薄膜、ｓｂ・・・金
属膜、Ｄ・・・ドレイン電極、［）ａ・・・導電性薄膜
、Ｄｂ・・・金属膜。 出願人代理人　弁理士　鈴　江　武　彦第１　図 第４図

Claims (1)

【特許請求の範囲】
1. 　絶縁性基板上に形成された半導体膜と、この半導体膜
   上に形成された所定パターンのゲート絶縁膜と、このゲ
   ート絶縁膜上に形成されたゲート電極と、前記ゲート絶
   縁膜の外側に位置させて前記半導体膜上に形成された、
   前記半導体膜に接する導電性薄膜とその上の金属膜とか
   らなる二層構造のソース電極及びドレイン電極とを備え
   、かつ前記ソース電極とドレイン電極の上記金属膜はそ
   れぞれ前記ゲート絶縁膜から離間させて形成するととも
   に、前記ゲート絶縁膜を、前記ソース電極とドレイン電
   極の少なくとも上記導電性薄膜の上面よりも上方に突出
   する厚さに形成したことを特徴とする薄膜トランジスタ
   。