JPS60111559A - ダイヤルパルス送出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電話回線にダイヤルパルスを自動的に送出す
る回路に関し、主として自動発信型網制御装置等に使用
されるダイヤルパルス送出回路に関する。

〔従来技術〕

従来、ダイヤルパルスを送出する回路は、主にソフト制
御で行うものと、＋−ド制御で行うものとがある。まず
、ソフト制御で行う回路は、中央演算処理ユニット（以
下、　ＣＰＵと称する）、出力ポート２回線にループを
作るリレーとを備えてい、る。

そして、ソフトの処理で、出力ポートにデータを書き込
むことにより２回線にループを作るためのリレーのオン
、オフを制御できる。この方法では。

ハードは簡単に構成できるが、ソフトは１つの数字を送
出するのにも、何度もリレーのオン、オフのためのデー
タを書き込まなければならず、しかもポーズのためのタ
イミングもとらなければならないので、処理が多く・な
るという欠点があった。

さらに２問題なのは即時性が必要であることで。

これは１つのＣＰＵが多重処理を行う様な場合特に問題
となる。

一方、ハードで制御を行う回路は、　ＣＰＵ　ｌ０ＰＰ
Ｓメ一ク３２％のＡルス作成回路、数字送出の間だけそ
のパルスを有効にするカウンタ回路、数字の桁間のポー
ズのタイミングを作る回路などから成る。ソフトは１桁
分の数字をカウンタにロードして、数字送出が終了し、
ポーズのタイミング経過を示す信号により２次の桁をロ
ードすＡ。この方法ではソフトは簡単であるが、ノ・−
ド構成が複雑になるという欠点があった。

〔発明の目的〕

本発明の目的は、非同期式トランスミッタを用いてソフ
ト送出数字パターンなどを書き込むようにすることによ
ｐ　、　ＣＰＵが多重処理を行なう様な場合にも該ＣＰ
Ｕの処理に即時性を要求されないダイヤル・ぐルス送出
回路を提供することにある。

〔発明の構成〕

本発明は、非同期式トランスミッタ、ダイヤルパルス送
出中メモリ及びダイヤルポーズ中メモリとを含み、非同
期式トランスミッタの出力は、ダイヤルパルス送出中メ
モリがセットされることによシ有効となシワダイヤルポ
ーズ中メモリがセットされることによシ、ポーズ状態と
なる接続構成とし。

非同期式トランスミッタにおいてはスタートビット、ス
トップビットを含めて１キヤラクタ９ビツト構成とし、
スタ−トビットと第１ビツトをダイヤルパルスのブレー
クパルス出力１第２？：’ットヲダイヤルノ９ルスのメ
ークパルス出力、第３及び第４ビツトを第２発註のブレ
ークパルス出力、第５ピッ１ｌｔ−メークパルス出力、
第６−及び第７ビツトを第３見目のブレークパルス出力
、ストップビットをメークパルス出力とする様にそれぞ
れ設定され、ダイヤルパルスが４つ以上必要なときは、
これを繰り返し、ダイヤルパルスが１つ又は２つのとき
はそれぞれ残シのデータビットをメークパルスが出力さ
れる様に設定し、ダイヤルポーズ送出中は、非同期トラ
ンスミッタの出力を無視してダイヤルポーズ中メモリを
出力する様にしたことを特徴とするダイヤルパルス送出
回路でアル。

〔実施例〕

次に１本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック構成図であｐ　、
　ｃｐｕからのデータバスＤＢＯ〜ＤＢ７ｉ人力としデ
ータの並直列変換機能を有する非同期式トランスミッタ
ＵＡＴと、データバスＤＢ７の信号を入力としダイヤル
ポーズ中メモリとして動作するフリップフロップＤＦｔ
ｌと、データバスＤＢＯの信号をインバータゲートＧＴ
１を通して得られる信号を入力としダイヤルノＲルス送
出中メモリとして動作するフリップフロップＤＰＩと、
フリップフロップＤＰＩの出力Ｑと非同期式トランスミ
ッタＵＡＴの出力ＴＸＤとを入力とするアンドケ゛−ト
ＧＴ２と。

フリップフロップＤＦＯの出力Ｑとグー）　ＧＴ２の出
力とを入力とするオアケ゛−トＧＴ３と、ダイヤル／−
、６ルス送出用のトランジスタＴｒ及びリレーＰと、リ
レーＰの接点ｐによシループが形成される回線等を含む
。

非同期式トランスミッタＵＡＴはデータバスＤＢＯ〜Ｄ
Ｂ７の他に、リセット信号入力端子ＲＥＳＥＴ　、内部
動作制御用のクロック入力端子ＣＬＫ　、アドレスＡＯ
入力端子Ｃ／Ｄ　、読出し信号入力端子ＲＤ　、書込み
信号入力端子■９選択信号入力端子ＣＳ　、送信及び受
信信号の速度を決定するだめのクロック入力端子ＴＸＣ
及びＲＸＣ等を有している。この非同期式トランスミッ
タＵＡＴは、ｆ−タバスＤＢＯ〜ＤＢ７を通して書込ま
れる並列入力データを直列出力データとして出力する。

次に、この実施例の動作について説明する。

ソフトが非同期式トランスミッタＵＡＴへ書き込むデー
タとして、第１表に示す６種類がある。

以下余白 ３よシ大きいダイヤル数は、第２図に示すようにダイヤ
ル数１〜３０組み合せで行う。

第３図は１２Ｈの場合の送出Ａルスとビットとの対応関
係を示す。

リレーＰが動作する条件としてはフリップフロップＤＰ
Ｉの出力ＱがハイレベルでトランスミッタＵＡＴの出力
ＴＸＤがハイレベルのときが又はフリップフロップＤＦ
Ｏの出力Ｑがハイレベルのときである。フリップフロッ
プ’　ＤＦＯとＤ’ＦＩの出力Ｑはデータバスの７ビツ
ト目ＤＢ７とＯビット目ＤＢＯによシ決まるので２両方
のビットをＩＩ　Ｏ１１にしておくことにょシトランス
ミッタＵＡＴに書込まれたデータに応じて変化する出力
端子ＴＸＤからの出力によりリレーＰがオン。

オフされ、ダイヤルノクルスがつくられる。データバス
の７ビツト目ＤＢ７がパ１”のとき（ポーズデータ）は
、出力ＴＸＤにかかわらずリレーＰはオンにカる（ミニ
マムポーズを作るため）。また、データバスのＯビット
目ＤＢＯと７ビツト目ＤＢ７をＬｔ　１′Ｆ（ダイヤル
終了）にすることによシ、リレーＰをオンに保ち、トラ
ンスミッタＵＡＴへの入力ＣＴＳがハイレベルになるこ
とによシトランスミッタＵＡＴからのデータの送出が停
止する。

第４図にダイヤル／ｅルス送出のタイミングチャートの
一例を示す。この例では数字のＩＩ　３　ＩＩを送出後
、ダミーデータＤＭとポーズＰを送出している。

最初に書き込むコマンドは送信イネーブルをセットする
。また、ポｉズＰ終了後の最初の１ワードの７ビツト目
を１”にするのは、そのデータを読み込んだときにフリ
ップフロラ７°ＤＦＯの出力Ｑ゛がローレベルになって
しまい、ミニマムポーズを満足できなくなるからである
。また、トランスミッタＵＡＴのトランスミツトクロッ
クＴＸＣに２　ｋＨｚを加え、これが送出のボーレイト
の６４倍であることを初期設定でトランスミッタＵＡＴ
へ設定するととによシ、ボーレイトは３１２５ボー（３
２ｎ３周期）となるので、９．６ｐｐｓで送出している
ことになる。

そして、トランスミッタＵＡＴの出力ＴＸＲＤＩ’をダ
イレクトメモリアクセスコントローラＤＭＡＣのりクエ
ースト信号として用いることによシ、ソフトとしては送
出するピッ）／？りＴンをメモリの特定番地に書き込ん
でおくだけでよく、ダイヤルパルスの終了までトランス
ミッタＵＡＴにアクセスしなくてもすむ。このような構
成にすることによシ、ハードもソフトも比較的簡単なも
のでダイヤルパルス送出口路を実現できる。

〔発明の効果〕

以上説−明したように２本発明はダイヤルパルス送出回
路を非同期式トランスミッタを用いた回路で構成するこ
とによシ、ハード、ソフトともに比較的簡単なもので実
現できる効果がある。

【図面の簡単な説明】

第１図は１本発明の一実施例を示しだブロック図、第２
図は、送出数字のワード構成の一例を示しだ図、第３図
は、実施例で用いる送出パルスとビットとの対応図、第
４図は送出数字の一例のタイムチャートである。

Claims (1)

1. 【特許請求の範囲】 １、電話回線にダイヤルパルスを自動的に送出する回路
   において、非同期式トランスミッタ、ダイヤル・やシス
   送出中メモリ及びダイヤルポーズ中メモリとを含み、上
   記非同期式トランスミッタの出力は。 上記ダイヤルミ４ルス送出中メモリがセットされること
   によシ有効となシ、上記ダイヤルポーズ中メモリがセッ
   トされることによシ、ポーズ状態となる接続構成とし、
   上記非同期式トランスミッタにおいては、スタートビッ
   ト、ストップビットを含めて１キヤラクタ９ビツト構成
   としてスタートビットと第１ビツトをダイヤルパルスの
   ブレークパルス出力、第２ビツトをダイヤルパルスのメ
   ークノｅルス出力、第３．第４ビットを第２見目のブレ
   ークハルス出力、第５ビットをダイヤルパルスのメーク
   パルス出力、第６．第７ビツトを第３見目のブレークｉ
   Ｒルス出力、ストップビットをメークパルスとする様に
   それぞれ設定し、ダイヤルパルスが４つ以上必要な場合
   は、これを繰シ返し、ダイヤルパルスが１つ又は２つの
   ときは、それぞれデータビットをメークパルスが出力さ
   れるように設定し、ダイヤルボーズ送出中は、上記ダイ
   ヤルポーズ中メモリを出力する様にしたことを特徴とす
   るダイヤルパルス送出回路。