JPS60108935A - マイクロコンピュ−タの割込処理方式 - Google Patents
マイクロコンピュ−タの割込処理方式Info
- Publication number
- JPS60108935A JPS60108935A JP21594183A JP21594183A JPS60108935A JP S60108935 A JPS60108935 A JP S60108935A JP 21594183 A JP21594183 A JP 21594183A JP 21594183 A JP21594183 A JP 21594183A JP S60108935 A JPS60108935 A JP S60108935A
- Authority
- JP
- Japan
- Prior art keywords
- nmi
- interrupt
- processing
- microcomputer
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、リアルタイムマルチタスクモニタ下で動作す
る内部的にマスク不可能な割込入力（ＮｏｎＭａｓｋａ
ｂｌｅ Ｉｎｔｅｒｒｕｐｔ ）（以下ＮＭＩと称する
。）を有するマイクロコンピュータに高速処理能力を与
える割込処理方式に関する。
る内部的にマスク不可能な割込入力（ＮｏｎＭａｓｋａ
ｂｌｅ Ｉｎｔｅｒｒｕｐｔ ）（以下ＮＭＩと称する
。）を有するマイクロコンピュータに高速処理能力を与
える割込処理方式に関する。
（背景技術）
従来のマイクロコンピュータは第１図に示すような構造
を有しており、第２図に示すごときリアルタイムマルチ
タスクプログラムで動作していた。
を有しており、第２図に示すごときリアルタイムマルチ
タスクプログラムで動作していた。
第１図において、ｌはマイクロコンピュータ、２は割込
コントローラ、３はメモリ、４は入出力装置（Ｉｌｏ
）、５はアドレス選択線、６はデータ線、７はコントロ
ール線、８はマイクロコンピュータｌに；：、ｌ込を知
らせる要求線、９はＮＭＩ入力線である。また第２図に
おいて、１０はマイクロコンピュータｌのモニタ部、１
１はモニタによりサポートされるマクロ命令群、１２は
割込によって起動される割込処理タスク、１３はタスク
からのマクロ命令により起動される一般処理タスク、１
４は共通サブルーチン群である。割込処理タスク１２．
−膜処理タスク１３及び共通サブルーチン群１４は一般
にアプリケーションプログラム（ＡＰ）と呼ばれるもの
である。プログラムのモニタ部はタスク間の同期、タス
ク間の相互排除のために通常割込禁止状ｊムで動作する
。
コントローラ、３はメモリ、４は入出力装置（Ｉｌｏ
）、５はアドレス選択線、６はデータ線、７はコントロ
ール線、８はマイクロコンピュータｌに；：、ｌ込を知
らせる要求線、９はＮＭＩ入力線である。また第２図に
おいて、１０はマイクロコンピュータｌのモニタ部、１
１はモニタによりサポートされるマクロ命令群、１２は
割込によって起動される割込処理タスク、１３はタスク
からのマクロ命令により起動される一般処理タスク、１
４は共通サブルーチン群である。割込処理タスク１２．
−膜処理タスク１３及び共通サブルーチン群１４は一般
にアプリケーションプログラム（ＡＰ）と呼ばれるもの
である。プログラムのモニタ部はタスク間の同期、タス
ク間の相互排除のために通常割込禁止状ｊムで動作する
。
ここで、■−述のごとき構成を有する従来方式の動作に
ついて説明する。第１図の割込コントローラ２に割込が
発生すると、プログラムは特定番地にジャンプし、モニ
タプログラム１０を起動するとともにモニタプログラム
１０を経由して割込処理タスク １２を起動する。そし
てマイクロコンピュータは割込発生からモニタプログラ
ムの完了まで割込禁止状態で動作する。この間はマイク
ロコンピュータにより高位の割込が発生してもその割込
を受けることはできなかった。従ってこのような従来方
式にお（する割込処理能力は割込が発生してからモニタ
奢出るまでの時間によって決定されてしまい、高速な割
込処理能力を得ることができないという欠点があった。
ついて説明する。第１図の割込コントローラ２に割込が
発生すると、プログラムは特定番地にジャンプし、モニ
タプログラム１０を起動するとともにモニタプログラム
１０を経由して割込処理タスク １２を起動する。そし
てマイクロコンピュータは割込発生からモニタプログラ
ムの完了まで割込禁止状態で動作する。この間はマイク
ロコンピュータにより高位の割込が発生してもその割込
を受けることはできなかった。従ってこのような従来方
式にお（する割込処理能力は割込が発生してからモニタ
奢出るまでの時間によって決定されてしまい、高速な割
込処理能力を得ることができないという欠点があった。
また従来ＮＭＩは割込禁止状態でも割込んでくるためモ
ニタの管理下におくことができず、停電信号等を受ける
ために使用され、一般的な割込み処理タスクを構成する
のに使用されることはなかった。
ニタの管理下におくことができず、停電信号等を受ける
ために使用され、一般的な割込み処理タスクを構成する
のに使用されることはなかった。
（発明の課題）
本発明はこれらの欠点を解決するために、マイクロコン
ピュータの割込処理系にハードウェアを付加し、ＮＭＩ
をモニタの管理下に置くことにより割込処理能力の向上
を計ったもので、以下に詳細に説明する。
ピュータの割込処理系にハードウェアを付加し、ＮＭＩ
をモニタの管理下に置くことにより割込処理能力の向上
を計ったもので、以下に詳細に説明する。
（発明の構成及び作用）
第３図は本発明の一実施例を示す図であり、同図におい
てｐｊＳＨ図と同じ要素には同一符号が付しである。同
図中２０はＮＭＩマスクフラグ回路、２０−１はＮＭＩ
マスクフラグセット線、２０−２はＮＭＩマヌクフラグ
リセット線、２１はプログラム割込発生解除回路、２１
−１は割込セット線、２１−２は割込リセッｈａである
。ＮＭＩマスクフラグ回路２０はプログラムによりＮＭ
Ｉマスクフラグセット９９２０−１をセットすることで
トラップをマスクし、Ｎ ＭＩマスクフラグリセット線
２０−２をセットすることにより遅延回路を経由してト
ラップマスクを解除する。プログラム割込発生解除回路
２１はプログラムにより割込セット線２１−１をセット
することにより外部割込Ｉ ＰＴＮを発生し、割込リセ
ット線２１−２をセットすることによりＩ ＰＴＮをリ
セットする。また第４図は本実施例を動作させるリアル
タイムマルチタスクプログラムであり、同図において第
２図と同じ要素には同一符号が付しである。第４図にお
いて３０はＮＭＩ処理タスク、３１はＩＰＴＮ割込処理
である。
てｐｊＳＨ図と同じ要素には同一符号が付しである。同
図中２０はＮＭＩマスクフラグ回路、２０−１はＮＭＩ
マスクフラグセット線、２０−２はＮＭＩマヌクフラグ
リセット線、２１はプログラム割込発生解除回路、２１
−１は割込セット線、２１−２は割込リセッｈａである
。ＮＭＩマスクフラグ回路２０はプログラムによりＮＭ
Ｉマスクフラグセット９９２０−１をセットすることで
トラップをマスクし、Ｎ ＭＩマスクフラグリセット線
２０−２をセットすることにより遅延回路を経由してト
ラップマスクを解除する。プログラム割込発生解除回路
２１はプログラムにより割込セット線２１−１をセット
することにより外部割込Ｉ ＰＴＮを発生し、割込リセ
ット線２１−２をセットすることによりＩ ＰＴＮをリ
セットする。また第４図は本実施例を動作させるリアル
タイムマルチタスクプログラムであり、同図において第
２図と同じ要素には同一符号が付しである。第４図にお
いて３０はＮＭＩ処理タスク、３１はＩＰＴＮ割込処理
である。
次に本実施例の動作について説明する。マイクロコンピ
ュータｌが動作中にＮＭＩが発生すると、割込可／禁止
状態にかかわらず、プログラムはＮＭＩ処理タスク３０
ヘジャンプする（第４図）。ここでＮＭＩタスクはＮＭ
Ｉマスクフラグ制御線２０−１を起動し、ＮＭＩマスク
フラグをセットし多重ＮＭＩを防ぐ。その後、マイクロ
コンピュータｌの内部の全レジスタを退避しＮＭＩ処理
を行ない、その−結果他のタスクを起動する必要がなけ
れば全レジスタを復旧し、ＮＭＩマスクフラグリセット
線２０−２によりＮＭＩマスクフラグをリセットする０
以上の処理はモニタプログラムは関与しない。（モニタ
からは見えない。）ＮＭＩ処理後、他のタスクを起動す
る必要がある場合（例えばブロック転送完了時等）は、
゛割込セット線２１−１によりＩＰＴＮをセットし、そ
の後金レジスタを復旧し、ＮＭＩマスクフラグをリセッ
トする。ＮＭＩ処理完了後、モニタプログラムはＩ Ｐ
ＴＮを受け付けＩＰＴＮ処理３１を実行し、これによっ
てＮＭＩ処理がモニタプログラムに認識される。これは
従来の割込処理タスクにおいて、割込処理で他のタスク
を起動する時にマクロ命令を使用して一般処理タスクを
起動するのと同様の動作を行うもので、モニタプログラ
ムの動作時間が極めて短くなっている。
ュータｌが動作中にＮＭＩが発生すると、割込可／禁止
状態にかかわらず、プログラムはＮＭＩ処理タスク３０
ヘジャンプする（第４図）。ここでＮＭＩタスクはＮＭ
Ｉマスクフラグ制御線２０−１を起動し、ＮＭＩマスク
フラグをセットし多重ＮＭＩを防ぐ。その後、マイクロ
コンピュータｌの内部の全レジスタを退避しＮＭＩ処理
を行ない、その−結果他のタスクを起動する必要がなけ
れば全レジスタを復旧し、ＮＭＩマスクフラグリセット
線２０−２によりＮＭＩマスクフラグをリセットする０
以上の処理はモニタプログラムは関与しない。（モニタ
からは見えない。）ＮＭＩ処理後、他のタスクを起動す
る必要がある場合（例えばブロック転送完了時等）は、
゛割込セット線２１−１によりＩＰＴＮをセットし、そ
の後金レジスタを復旧し、ＮＭＩマスクフラグをリセッ
トする。ＮＭＩ処理完了後、モニタプログラムはＩ Ｐ
ＴＮを受け付けＩＰＴＮ処理３１を実行し、これによっ
てＮＭＩ処理がモニタプログラムに認識される。これは
従来の割込処理タスクにおいて、割込処理で他のタスク
を起動する時にマクロ命令を使用して一般処理タスクを
起動するのと同様の動作を行うもので、モニタプログラ
ムの動作時間が極めて短くなっている。
以上説明した様に、本実施例では割込処理におけるモニ
タのプログラム動作時間が短縮されあるいは争（雛＜な
っているので、高速な割込処理を必ヅとするｂのをＮＭ
Ｉとする事によりマイクロコンピュータの処理能力を飛
躍的に向上できる利点がある。
タのプログラム動作時間が短縮されあるいは争（雛＜な
っているので、高速な割込処理を必ヅとするｂのをＮＭ
Ｉとする事によりマイクロコンピュータの処理能力を飛
躍的に向上できる利点がある。
（発明の効果）
本発明によれば、マイクロコンピュータの割込処理系に
ハードウェアを付加し、ＮＭＩをモニタの管理ドに置く
ようにしたので、割込処理能−力を向１−させることが
可能である。従って、木発明は、高速性が必要とされる
マイクロコンピュータ装置、特に通信制御装置や端末入
出力装置等、種々の装置に利用できる。
ハードウェアを付加し、ＮＭＩをモニタの管理ドに置く
ようにしたので、割込処理能−力を向１−させることが
可能である。従って、木発明は、高速性が必要とされる
マイクロコンピュータ装置、特に通信制御装置や端末入
出力装置等、種々の装置に利用できる。
第１図は従来の割込処理方式を示す図、第２図は第１図
の動作プログラムを示す図、第３図は本発明の一実施例
の割込処理方式を示す図、′第４図は第３図の動作プロ
グラムを示す図である。 １−ｍ−マイクロコンピュータ、 ２−ｍ−割込コントローラ、 ３−ｍ−メモリ、４−一
一人出力装置（Ｉｌｏ ）、 −５−ｍ−アドレス選択線、 ６−−−データ線、７−
−−コントロール線、 ８−ｍ−割込要求線、９−ｍ−
内部的にマスク不ｉｌＩ丁能な割込（ＮＭＩ）、１０−
一一マイクロコンピュータのタスク等のプログラムを制
御するモニタ部、 １１−ｍ−マクロ命令群、 １２−ｍ−割込処理タスク
、１３−−−一般処理タスク、 １４−ｍ−共通サブルーチン、 ２０−−−ＮＭＩマスクフラグ回路、 ２０−１−−− ＮＭＩマスクフラグセット線、２０−
２−−− ＮＭＩマスクフラグリセット線、２１−ｍ−
プログラム割込発生回路、 ２１−１−−一割込セット線、 ２１−２−ｍ−割込すセッート線、 ３０−−− ＮＭ−Ｉ処理タスク、 ３１’−−−Ｉ ＰＴＮ割込処理タスク。 特許出願人 沖電気工業株式会社 特許出願代理人 弁゛埋土 山木恵−
の動作プログラムを示す図、第３図は本発明の一実施例
の割込処理方式を示す図、′第４図は第３図の動作プロ
グラムを示す図である。 １−ｍ−マイクロコンピュータ、 ２−ｍ−割込コントローラ、 ３−ｍ−メモリ、４−一
一人出力装置（Ｉｌｏ ）、 −５−ｍ−アドレス選択線、 ６−−−データ線、７−
−−コントロール線、 ８−ｍ−割込要求線、９−ｍ−
内部的にマスク不ｉｌＩ丁能な割込（ＮＭＩ）、１０−
一一マイクロコンピュータのタスク等のプログラムを制
御するモニタ部、 １１−ｍ−マクロ命令群、 １２−ｍ−割込処理タスク
、１３−−−一般処理タスク、 １４−ｍ−共通サブルーチン、 ２０−−−ＮＭＩマスクフラグ回路、 ２０−１−−− ＮＭＩマスクフラグセット線、２０−
２−−− ＮＭＩマスクフラグリセット線、２１−ｍ−
プログラム割込発生回路、 ２１−１−−一割込セット線、 ２１−２−ｍ−割込すセッート線、 ３０−−− ＮＭ−Ｉ処理タスク、 ３１’−−−Ｉ ＰＴＮ割込処理タスク。 特許出願人 沖電気工業株式会社 特許出願代理人 弁゛埋土 山木恵−
Claims (1)
- 内部的にマスク不可能な割込入力を有するマイクロコン
ピュータに、プログラムによりセット及びリセットでき
る内部的にマスク不可能な割込入力マスクフラグと、プ
ログラムにより外部割込を発生、解除できる割込フラグ
とを備え、リアルタイムマルチタスクモニタの下で高速
割込処理を行なうことを特徴とするマイクロコンピュー
タの割込処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594183A JPS60108935A (ja) | 1983-11-18 | 1983-11-18 | マイクロコンピュ−タの割込処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594183A JPS60108935A (ja) | 1983-11-18 | 1983-11-18 | マイクロコンピュ−タの割込処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60108935A true JPS60108935A (ja) | 1985-06-14 |
| JPH0330172B2 JPH0330172B2 (ja) | 1991-04-26 |
Family
ID=16680792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21594183A Granted JPS60108935A (ja) | 1983-11-18 | 1983-11-18 | マイクロコンピュ−タの割込処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107303A (ja) * | 1985-11-06 | 1987-05-18 | Japan Electronic Control Syst Co Ltd | 自動車用電子制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093359A (ja) * | 1973-12-18 | 1975-07-25 | ||
| JPS5789148A (en) * | 1980-11-26 | 1982-06-03 | Fujitsu Ltd | Method for controlling interruption |
-
1983
- 1983-11-18 JP JP21594183A patent/JPS60108935A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093359A (ja) * | 1973-12-18 | 1975-07-25 | ||
| JPS5789148A (en) * | 1980-11-26 | 1982-06-03 | Fujitsu Ltd | Method for controlling interruption |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107303A (ja) * | 1985-11-06 | 1987-05-18 | Japan Electronic Control Syst Co Ltd | 自動車用電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330172B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60108935A (ja) | マイクロコンピュ−タの割込処理方式 | |
| JP2680842B2 (ja) | データ処理装置 | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPH0328933A (ja) | タスク制御方法 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JP2735019B2 (ja) | デバッグ方法 | |
| JPH02165367A (ja) | マイクロプログラム制御式データ処理装置 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPH10340208A (ja) | マイクロプロセッサ | |
| JPS6126705B2 (ja) | ||
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH0344329B2 (ja) | ||
| JPS61182142A (ja) | 信号処理方法および信号処理用マイクロプロセツサ | |
| JPH04288634A (ja) | ワンチップマイクロコンピュータ | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS63311442A (ja) | マルチオペレ−テイングシステム | |
| JPS6359649A (ja) | プロセツサ間の通信方式 | |
| JPH06169323A (ja) | パケット交換モジュールの現用／予備切り替え処理方式 | |
| JPH02202635A (ja) | タスク制御方法 | |
| JPH01316857A (ja) | マルチプロセッサシステムのシステム制御方式 | |
| JPS61221831A (ja) | 割り込み処理方式 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPS60231252A (ja) | 単位処理装置 | |
| JPS63265353A (ja) | マルチプロセツサシステム | |
| JPH01161472A (ja) | マルチプロセツサシステム |