JPH0330172B2 - - Google Patents
Info
- Publication number
- JPH0330172B2 JPH0330172B2 JP58215941A JP21594183A JPH0330172B2 JP H0330172 B2 JPH0330172 B2 JP H0330172B2 JP 58215941 A JP58215941 A JP 58215941A JP 21594183 A JP21594183 A JP 21594183A JP H0330172 B2 JPH0330172 B2 JP H0330172B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- maskable
- nmi
- program
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 9
- 238000003672 processing method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Description
【発明の詳細な説明】
（技術分野）
本発明は、リアルタイムマルチタスクモニタ下
で動作する内部的にマスク不可能な割込入力
（Non Maskable Interrupt）（以下NMIと称す
る。）を有するマイクロコンピユータに高速処理
能力を与える割込処理方式に関する。
で動作する内部的にマスク不可能な割込入力
（Non Maskable Interrupt）（以下NMIと称す
る。）を有するマイクロコンピユータに高速処理
能力を与える割込処理方式に関する。
（背景技術）
従来のマイクロコンピユータは第１図に示すよ
うな構造を有しており、第２図に示すごときリア
ルタイムマルチタスクプログラムで動作してい
た。第１図において、１はマイクロコンピユー
タ、２は割込コントローラ、３はメモリ、４は入
出力装置（Ｉ／Ｏ）、５はアドレス選択線、６は
データ線、７はコントロール線、８はマイクロコ
ンピユータ１に割込を知らせる要求線であり、複
数の割込入力を一つの矢印により集約的に示して
いる。９はNMI入力線である。また第２図にお
いて、１０はマイクロコンピユータ１のモニタ
部、１１はモニタによりサポートされるマクロ命
令群、１２は割込によつて起動される割込処理タ
スク、１３はタスクからのマクロ命令により起動
される一般処理タスク、１４は共通サブルーチン
群である。割込処理タスク１２、一般処理タスク
１３及び共通サブルーチン群１４はここでいうリ
アルタイムマルチタスクをなすものである。モニ
タ部１０は、このようなリアルタイムマルチタス
クを監視するリアルタイムマルチタスクモニタの
機能を有し、割込処理タスク１２〜共通サブルー
チン群１４は、それぞれは一般にアプリケーシヨ
ンプログラム（AP）と呼ばれるものである。プ
ログラムのモニタ部はタスク間の同期、タスク間
の相互排除のために通常割込禁止状態で動作す
る。
うな構造を有しており、第２図に示すごときリア
ルタイムマルチタスクプログラムで動作してい
た。第１図において、１はマイクロコンピユー
タ、２は割込コントローラ、３はメモリ、４は入
出力装置（Ｉ／Ｏ）、５はアドレス選択線、６は
データ線、７はコントロール線、８はマイクロコ
ンピユータ１に割込を知らせる要求線であり、複
数の割込入力を一つの矢印により集約的に示して
いる。９はNMI入力線である。また第２図にお
いて、１０はマイクロコンピユータ１のモニタ
部、１１はモニタによりサポートされるマクロ命
令群、１２は割込によつて起動される割込処理タ
スク、１３はタスクからのマクロ命令により起動
される一般処理タスク、１４は共通サブルーチン
群である。割込処理タスク１２、一般処理タスク
１３及び共通サブルーチン群１４はここでいうリ
アルタイムマルチタスクをなすものである。モニ
タ部１０は、このようなリアルタイムマルチタス
クを監視するリアルタイムマルチタスクモニタの
機能を有し、割込処理タスク１２〜共通サブルー
チン群１４は、それぞれは一般にアプリケーシヨ
ンプログラム（AP）と呼ばれるものである。プ
ログラムのモニタ部はタスク間の同期、タスク間
の相互排除のために通常割込禁止状態で動作す
る。
ここで、上述のごとき構成を有する従来方式の
動作について説明する。第１図の割込コントロー
ラ２に割込が発生すると、プログラムは特定番地
にジヤンプし、モニタプログラム１０を起動する
とともにモニタプログラム１０を経油して割込処
理タスク１２を起動する。そしてマイクロコンピ
ユータは割込発生からモニタプログラムの完了ま
で割込禁止状態で動作する。この間はマイクロコ
ンピユータにより高位の割込が発生してもその割
込を受けることはできなかつた。従つてこのよう
な従来方式における割込処理能力は割込が発生し
てからモニタを出るまでの時間によつて決定され
てしまい、高速な割込処理能力を得ることができ
ないという欠点があつた。また従来NMIは割込
禁止状態でも割込んでくるためモニタの管理下に
おくことができず、停電信号等を受けるために使
用され、一般的な割込み処理タスクを構成するの
に使用されることはなかつた。
動作について説明する。第１図の割込コントロー
ラ２に割込が発生すると、プログラムは特定番地
にジヤンプし、モニタプログラム１０を起動する
とともにモニタプログラム１０を経油して割込処
理タスク１２を起動する。そしてマイクロコンピ
ユータは割込発生からモニタプログラムの完了ま
で割込禁止状態で動作する。この間はマイクロコ
ンピユータにより高位の割込が発生してもその割
込を受けることはできなかつた。従つてこのよう
な従来方式における割込処理能力は割込が発生し
てからモニタを出るまでの時間によつて決定され
てしまい、高速な割込処理能力を得ることができ
ないという欠点があつた。また従来NMIは割込
禁止状態でも割込んでくるためモニタの管理下に
おくことができず、停電信号等を受けるために使
用され、一般的な割込み処理タスクを構成するの
に使用されることはなかつた。
（発明の課題）
本発明はこれらの欠点を解決するために、マイ
クロコンピユータの割込処理系にハードウエアを
付加し、NMIをモニタの管理下に置くことによ
り割込処理能力の向上を計つたものである。
クロコンピユータの割込処理系にハードウエアを
付加し、NMIをモニタの管理下に置くことによ
り割込処理能力の向上を計つたものである。
（発明の構成及び作用）
この発明のマイクロコンピユータの割込処理方
式は、 内部的にマスク不可能な割込をするための第１
の入力端子（NMI）、及びマスク可能な割込をす
るための第２入力端子（INT）を有し、割込タ
スクを管理するためのモニタプログラムによつて
前記第２の入力端子（INT）を介する外部割込
（A2、IPTN）を制御するようにしたマイクロコ
ンピユータ１と、 前記マイクロコンピユータ１により実行されて
いるプログラムによりセツト及びリセツト可能に
され、出力を前記第１の入力端子（NMI）に接
続したマスク不可能な割込入力フラグ回路２０
と、 前記外部割込の発生及び解除を前記プログラム
により可能にしたプログラム割込発生回路２１と
を備えると共に、 前記マイクロコンピユータ１は、前記マスク不
可能な割込入力フラグ回路２０のセツトに応答し
てマスク不可能な割込処理を実行し、 当該マスク不可能な割込処理を終了するに際し
て、当該マスク不可能な割込処理に続いて他の処
理（A2）を実行するように設定されているとき
は、前記プログラム割込発生回路２１をセツトし
て前記外部割込（IPTN）を発生させ、かつ 前記マスク不可能な割込入力フラグ回路２０を
リセツトさせてから前記マスク不可能な割込処理
を終了するようにした ことを特徴とするものである。
式は、 内部的にマスク不可能な割込をするための第１
の入力端子（NMI）、及びマスク可能な割込をす
るための第２入力端子（INT）を有し、割込タ
スクを管理するためのモニタプログラムによつて
前記第２の入力端子（INT）を介する外部割込
（A2、IPTN）を制御するようにしたマイクロコ
ンピユータ１と、 前記マイクロコンピユータ１により実行されて
いるプログラムによりセツト及びリセツト可能に
され、出力を前記第１の入力端子（NMI）に接
続したマスク不可能な割込入力フラグ回路２０
と、 前記外部割込の発生及び解除を前記プログラム
により可能にしたプログラム割込発生回路２１と
を備えると共に、 前記マイクロコンピユータ１は、前記マスク不
可能な割込入力フラグ回路２０のセツトに応答し
てマスク不可能な割込処理を実行し、 当該マスク不可能な割込処理を終了するに際し
て、当該マスク不可能な割込処理に続いて他の処
理（A2）を実行するように設定されているとき
は、前記プログラム割込発生回路２１をセツトし
て前記外部割込（IPTN）を発生させ、かつ 前記マスク不可能な割込入力フラグ回路２０を
リセツトさせてから前記マスク不可能な割込処理
を終了するようにした ことを特徴とするものである。
（実施例）
第３図は本発明の一実施例を示す図であり、同
図において第１図と同じ要素には同一符号が付し
てある。同図中２０はNMIマスクフラグ回路、
２０−１はNMIマスクフラグセツト線、２０−
２はNMIマスクフラグリセツト線、２１はプロ
グラム割込発生解除回路、２１−１は割込セツト
線、２１−２は割込リセツト線である。NMIマ
スクフラグ回路２０はプログラムによりNMIマ
スクフラグセツト線２０−１をセツトすることで
トラツプをマスクし、NMIマスクフラグリセツ
ト線２０−２をセツトすることにより遅延回路を
経由してトラツプマスクを解除する。プログラム
割込発生解除回路２１はプログラムにより割込セ
ツト線２１−１をセツトすることにより外部割込
IPTNを発生し、割込リセツト線２１−２をセツ
トすることによりIPTNをリセツトする。また第
４図は本実施例を動作させるリアルタイムマルチ
タスクプログラムであり、同図において第２図と
同じ要素には同一符号が付してある。第４図にお
いて３０はNMI処理タスク、３１はIPTN割込
処理である。
図において第１図と同じ要素には同一符号が付し
てある。同図中２０はNMIマスクフラグ回路、
２０−１はNMIマスクフラグセツト線、２０−
２はNMIマスクフラグリセツト線、２１はプロ
グラム割込発生解除回路、２１−１は割込セツト
線、２１−２は割込リセツト線である。NMIマ
スクフラグ回路２０はプログラムによりNMIマ
スクフラグセツト線２０−１をセツトすることで
トラツプをマスクし、NMIマスクフラグリセツ
ト線２０−２をセツトすることにより遅延回路を
経由してトラツプマスクを解除する。プログラム
割込発生解除回路２１はプログラムにより割込セ
ツト線２１−１をセツトすることにより外部割込
IPTNを発生し、割込リセツト線２１−２をセツ
トすることによりIPTNをリセツトする。また第
４図は本実施例を動作させるリアルタイムマルチ
タスクプログラムであり、同図において第２図と
同じ要素には同一符号が付してある。第４図にお
いて３０はNMI処理タスク、３１はIPTN割込
処理である。
次に本実施例の動作について説明する。マイク
ロコンピユータ１が動作中にNMIが発生すると、
割込可／禁止状態にかかわらず、プログラムは
NMI処理タスク３０へジヤンプする（第４図）。
ここでNMIタスクはNMIマスクフラグ制御線２
０−１を起動し、NMIマスクフラグをセツトし
多重NMIを防ぐ。その後、マイクロコンピユー
タ１の内部の全レジスタを退避しNMI処理を行
ない、その結果他のタスクを起動する必要がなけ
れば全レジスタを復旧し、NMIマスクフラグリ
セツト線２０−２によりNMIマスクフラグをリ
セツトする。以上の処理はモニタプログラムは関
与しない。（モニタからは見えない。）NMI処理
後、他のタスクを起動する必要がある場合（例え
ばブロツク転送完了時等）は、割込セツト線２１
−１によりIPTNをセツトし、その後全レジスタ
を復旧し、NMIマスクフラグをリセツトする。
NMI処理完了後、モニタプログラムはIPTNを
受け付けIPTN処理３１を実行し、これによつて
NMI処理がモニタプログラムに認識される。こ
れは従来の割込処理タスクにおいて、割込処理で
他のタスクを起動する時にマクロ命令を使用して
一般処理タスクを起動するのと同様の動作を行う
もので、モニタプログラムの動作時間が極めて短
くなつている。
ロコンピユータ１が動作中にNMIが発生すると、
割込可／禁止状態にかかわらず、プログラムは
NMI処理タスク３０へジヤンプする（第４図）。
ここでNMIタスクはNMIマスクフラグ制御線２
０−１を起動し、NMIマスクフラグをセツトし
多重NMIを防ぐ。その後、マイクロコンピユー
タ１の内部の全レジスタを退避しNMI処理を行
ない、その結果他のタスクを起動する必要がなけ
れば全レジスタを復旧し、NMIマスクフラグリ
セツト線２０−２によりNMIマスクフラグをリ
セツトする。以上の処理はモニタプログラムは関
与しない。（モニタからは見えない。）NMI処理
後、他のタスクを起動する必要がある場合（例え
ばブロツク転送完了時等）は、割込セツト線２１
−１によりIPTNをセツトし、その後全レジスタ
を復旧し、NMIマスクフラグをリセツトする。
NMI処理完了後、モニタプログラムはIPTNを
受け付けIPTN処理３１を実行し、これによつて
NMI処理がモニタプログラムに認識される。こ
れは従来の割込処理タスクにおいて、割込処理で
他のタスクを起動する時にマクロ命令を使用して
一般処理タスクを起動するのと同様の動作を行う
もので、モニタプログラムの動作時間が極めて短
くなつている。
以上説明した様に、本実施例では割込処理にお
けるモニタのプログラム動作時間が短縮されある
いは全く無くなつているので、高速な割込処理を
必要とするものをNMIとする事によりマイクロ
コンピユータの処理能力を飛躍的に向上できる利
点がある。
けるモニタのプログラム動作時間が短縮されある
いは全く無くなつているので、高速な割込処理を
必要とするものをNMIとする事によりマイクロ
コンピユータの処理能力を飛躍的に向上できる利
点がある。
（発明の効果）
本発明は、以上のように構成されているので、
マスク不可能な割込の処理を終了したときは、マ
スク可能な割込、即ち外部割込を介してモニタが
このことを速やかに認識することができ、それだ
けマスク不可能な割込の処理に続くべき他のマス
ク可能な割込を速やかに実行することができ、高
速通信のように短い周期で受信割込が発生するも
のであつても、オペレーシヨン・システムにおけ
るオバーヘツドを大きくすることなく、効率よく
受信処理を進めるすることができ、マイクロコン
を含む通信制御装置や、端末入出力装置等、種々
の装置における処理を容易にする効果がある。
マスク不可能な割込の処理を終了したときは、マ
スク可能な割込、即ち外部割込を介してモニタが
このことを速やかに認識することができ、それだ
けマスク不可能な割込の処理に続くべき他のマス
ク可能な割込を速やかに実行することができ、高
速通信のように短い周期で受信割込が発生するも
のであつても、オペレーシヨン・システムにおけ
るオバーヘツドを大きくすることなく、効率よく
受信処理を進めるすることができ、マイクロコン
を含む通信制御装置や、端末入出力装置等、種々
の装置における処理を容易にする効果がある。
第１図は従来の割込処理方式を示す図、第２図
は第１図の動作プログラムを示す図、第３図は本
発明の一実施例の割込処理方式を示す図、第４図
は第３図の動作プログラムを示す図である。 １……マイクロコンピユータ、２……割込コン
トローラ、３……メモリ、４……入出力装置
（Ｉ／Ｏ）、５……アドレス選択線、６……データ
線、７……コントロール線、８……割込要求線、
９……内部的にマスク不可能な割込（NMI）、１
０……マイクロコンピユータのタスク等のプログ
ラムを制御するモニタ部、１１……マクロ命令
群、１２……割込処理タスク、１３……一般処理
タスク、１４……共通サブルーチン、２０……
NMIマスクフラグ回路、２０−１……NMIマス
クフラグセツト線、２０−２……NMIマスクフ
ラグリセツト線、２１……プログラム割込発生回
路、２１−１……割込セツト線、２１−２……割
込リセツト線、３０……NMI処理タスク、３１
……IPTN割込処理タスク。
は第１図の動作プログラムを示す図、第３図は本
発明の一実施例の割込処理方式を示す図、第４図
は第３図の動作プログラムを示す図である。 １……マイクロコンピユータ、２……割込コン
トローラ、３……メモリ、４……入出力装置
（Ｉ／Ｏ）、５……アドレス選択線、６……データ
線、７……コントロール線、８……割込要求線、
９……内部的にマスク不可能な割込（NMI）、１
０……マイクロコンピユータのタスク等のプログ
ラムを制御するモニタ部、１１……マクロ命令
群、１２……割込処理タスク、１３……一般処理
タスク、１４……共通サブルーチン、２０……
NMIマスクフラグ回路、２０−１……NMIマス
クフラグセツト線、２０−２……NMIマスクフ
ラグリセツト線、２１……プログラム割込発生回
路、２１−１……割込セツト線、２１−２……割
込リセツト線、３０……NMI処理タスク、３１
……IPTN割込処理タスク。
Claims (1)
- 【特許請求の範囲】 １ 内部的にマスク不可能な割込をするための第
１の入力端子（NMI）、及びマスクを可能な割込
をするための第２入力端子（INT）を有し、割
込タスクを管理するためのモニタプログラムによ
つて前記第２の入力端子（INT）を介する外部
割込（A2、IPTN）を制御するようにしたマイク
ロコンピユータ１と、 前記マイクロコンピユータ１により実行してい
るプログラムによりセツト及びリセツト可能にさ
れ、出力を前記第１の入力端子（NMI）に接続
したマスク不可能な割込入力フラグ回路２０と、 前記外部割込の発生及び解除を前記プログラム
により可能にしたプログラム割込発生回路２１と
を備えると共に、 前記マイクロコンピユータ１は、前記マスク不
可能な割込入力フラグ回路２０のセツトに応答し
てマスク不可能な割込処理を実行し、 当該マスク不可能な割込処理を終了するに際し
て、当該マスク不可能な割込処理に続いて他の処
理（A2）を実行するように設定されているとき
は、前記プログラム割込発生回路２１をセツトし
て前記外部割込（IPTN）を発生させ、かつ 前記マスク不可能な割込入力フラグ回路２０を
リセツトさせてから前記マスク不可能な割込処理
を終了するようにした ことを特徴とするマイクロコンピユータの割込処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594183A JPS60108935A (ja) | 1983-11-18 | 1983-11-18 | マイクロコンピュ−タの割込処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594183A JPS60108935A (ja) | 1983-11-18 | 1983-11-18 | マイクロコンピュ−タの割込処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60108935A JPS60108935A (ja) | 1985-06-14 |
| JPH0330172B2 true JPH0330172B2 (ja) | 1991-04-26 |
Family
ID=16680792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21594183A Granted JPS60108935A (ja) | 1983-11-18 | 1983-11-18 | マイクロコンピュ−タの割込処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108935A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107303A (ja) * | 1985-11-06 | 1987-05-18 | Japan Electronic Control Syst Co Ltd | 自動車用電子制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093359A (ja) * | 1973-12-18 | 1975-07-25 | ||
| JPS5789148A (en) * | 1980-11-26 | 1982-06-03 | Fujitsu Ltd | Method for controlling interruption |
-
1983
- 1983-11-18 JP JP21594183A patent/JPS60108935A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093359A (ja) * | 1973-12-18 | 1975-07-25 | ||
| JPS5789148A (en) * | 1980-11-26 | 1982-06-03 | Fujitsu Ltd | Method for controlling interruption |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60108935A (ja) | 1985-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0497380B1 (en) | Microcomputer having a watchdog timer | |
| JP2000132529A (ja) | 並列処理装置、並列処理方法および記録媒体 | |
| JPH0330172B2 (ja) | ||
| JPS623366A (ja) | マルチプロセツサシステム | |
| JPH0414376B2 (ja) | ||
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JP2866410B2 (ja) | プログラムのテスト方法 | |
| JPS6336023B2 (ja) | ||
| JP2680842B2 (ja) | データ処理装置 | |
| JP2871749B2 (ja) | コプロセッサ・バス切換回路 | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JPS6126705B2 (ja) | ||
| JPH04127260A (ja) | マルチプロセッサシステムの排他制御回路 | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JPS61143858A (ja) | 複数のオペレ−テイングシステムの下におけるフアイルの共用方法 | |
| JPH04128957A (ja) | マルチプロセッサシステムにおける共有資源の排他制御方法 | |
| JPS5911430A (ja) | 入出力制御装置 | |
| JPH0981526A (ja) | マルチプロセッサシステム | |
| JPH01321525A (ja) | ハードウェアセマフォ | |
| JPH05127927A (ja) | タスク終了処理装置 | |
| JPH0344329B2 (ja) | ||
| JPH087689B2 (ja) | タスク制御方式 | |
| JPS5831022B2 (ja) | プロセツサ制御方式 | |
| JPS6362013B2 (ja) | ||
| JPH01185733A (ja) | 入出力エミュレーション方式 |