JPS60106128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60106128A JPS60106128A JP21449083A JP21449083A JPS60106128A JP S60106128 A JPS60106128 A JP S60106128A JP 21449083 A JP21449083 A JP 21449083A JP 21449083 A JP21449083 A JP 21449083A JP S60106128 A JPS60106128 A JP S60106128A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- light
- heated
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ｌ）０発明の技術分野
本発明は半導体装置の製造工程における気相成長（ＣＶ
Ｄ）被膜の形成に関するものである。
Ｄ）被膜の形成に関するものである。
（２）、技術の背景
半導体基板上に光を照射しなからＣＶＤ被膜を形成する
方法は、近年実用化され始め光源にはハロゲン・ランプ
、水銀ランプ、レーザ等が用いられている。いづれも光
を照射することにより反応を促進し被着レートを大きく
するが、簡単に選択成長することはできなかった。
方法は、近年実用化され始め光源にはハロゲン・ランプ
、水銀ランプ、レーザ等が用いられている。いづれも光
を照射することにより反応を促進し被着レートを大きく
するが、簡単に選択成長することはできなかった。
（３）、従来技術と問題点
光ＣＶＤにより選択成長するためＧこ、ハロゲン・ラン
プ等一般の光源を用いる場合光を本文りス、Ｉミツトに
して半導体基板上に照射する必要力くある。
プ等一般の光源を用いる場合光を本文りス、Ｉミツトに
して半導体基板上に照射する必要力くある。
このために強力な光源とスボ・ノドを作るだめの光学系
を、また所望の個所を選択的に被着させるため複雑な走
査と記憶の装置を必要とする。シー１′光源を用いる場
合は高強度で小面積のスボ７）光は容易に得られるが、
やはり複雑な走査と記憶の装置を必要とする。
を、また所望の個所を選択的に被着させるため複雑な走
査と記憶の装置を必要とする。シー１′光源を用いる場
合は高強度で小面積のスボ７）光は容易に得られるが、
やはり複雑な走査と記憶の装置を必要とする。
（４）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去１光
ＣＶＤにより半導体基板上に簡単かつ確実にＣＶＤ被膜
を選択的に形成する製造方法を提供することにある。
ＣＶＤにより半導体基板上に簡単かつ確実にＣＶＤ被膜
を選択的に形成する製造方法を提供することにある。
（５）０発明の構成
上記の目的は本発明によれば、半導体基板上に光を照射
しながら気相成長（光ＣＶＤ）して被膜を形成するに際
し、半導体基板上に光を反射するミラー膜を被着し該層
が除去された部分のみを加熱して選択的に被膜を形成す
ることを特徴とする製造方法をを提供することによって
達成される。
しながら気相成長（光ＣＶＤ）して被膜を形成するに際
し、半導体基板上に光を反射するミラー膜を被着し該層
が除去された部分のみを加熱して選択的に被膜を形成す
ることを特徴とする製造方法をを提供することによって
達成される。
（６）０発明の実施例
本発明の実施例を第１〜３図に示す。光源にはフラッシ
ュ・アニールに用いるクセノン（Ｘｅ） ・ランプを、
光を反射するミラー膜としてアルミニューム（ＡＩ）を
使用した。光は反応ガスに吸収されないで半導体基板に
はよく吸収され、またミラー膜は光をよく反射し加熱さ
れた半導体基板の温度に耐え得ることが必要である。
ュ・アニールに用いるクセノン（Ｘｅ） ・ランプを、
光を反射するミラー膜としてアルミニューム（ＡＩ）を
使用した。光は反応ガスに吸収されないで半導体基板に
はよく吸収され、またミラー膜は光をよく反射し加熱さ
れた半導体基板の温度に耐え得ることが必要である。
第１図は本発明による光ＣＶＤ被膜形成を説明する概略
図を示し、１は半導体基板、２はミラー膜、３は石英容
器を示す。石英容器の入口４より反応ガスが導入され、
出口５より数Ｔｏｒｒに排気される。光は石英容器の外
から半導体基板上に照射される。この場合ミラー膜が被
着された部分は光を反射して加熱されずＣＶＤ被膜は形
成されないで、ミラー膜が被着されない部分のみ選択的
に加熱され反応ガスは熱分解されてＣＶＤ被膜６が形成
される。このようにすると半導体基板全体が加熱されな
いで局部的に必要な部分だけ加熱され、製造工程上また
信頼性上極めて有利である。
図を示し、１は半導体基板、２はミラー膜、３は石英容
器を示す。石英容器の入口４より反応ガスが導入され、
出口５より数Ｔｏｒｒに排気される。光は石英容器の外
から半導体基板上に照射される。この場合ミラー膜が被
着された部分は光を反射して加熱されずＣＶＤ被膜は形
成されないで、ミラー膜が被着されない部分のみ選択的
に加熱され反応ガスは熱分解されてＣＶＤ被膜６が形成
される。このようにすると半導体基板全体が加熱されな
いで局部的に必要な部分だけ加熱され、製造工程上また
信頼性上極めて有利である。
第２図は本発明により半導体基板の平坦性が得られる例
を示す半導体基板の断面図である。図で２１は半導体基
板としてのシリコン（Ｓｉ） 、２２は配線膜としての
アルミニューム（八１）膜を示す。＾１膜はまた光を反
射するミラー膜として利用する。反応ガスとしてモノシ
ラン（Ｓｉ Ｈヰ）を用いて半導体基板上に酸化シリコ
ン（Ｓｉｎ２）を堆積する。光を照射してＡＩ膜が被着
されていない部分の温度が３００〜４００℃になるよう
に加熱すると５ｔ）（４は熱分解され酸素（０２）と化
合して５ｉ０２が生成し、この部分に被着される。ＡＩ
膜と同程度の厚さまで被着し、５ｉ０２膜２３が得られ
る。この上にパッシベーション膀または眉間絶縁膜とし
てリン珪酸ガラス（Ｐ Ｓ Ｇ）膜２４を被着すると図
示されるように良好な平坦性が得られる。
を示す半導体基板の断面図である。図で２１は半導体基
板としてのシリコン（Ｓｉ） 、２２は配線膜としての
アルミニューム（八１）膜を示す。＾１膜はまた光を反
射するミラー膜として利用する。反応ガスとしてモノシ
ラン（Ｓｉ Ｈヰ）を用いて半導体基板上に酸化シリコ
ン（Ｓｉｎ２）を堆積する。光を照射してＡＩ膜が被着
されていない部分の温度が３００〜４００℃になるよう
に加熱すると５ｔ）（４は熱分解され酸素（０２）と化
合して５ｉ０２が生成し、この部分に被着される。ＡＩ
膜と同程度の厚さまで被着し、５ｉ０２膜２３が得られ
る。この上にパッシベーション膀または眉間絶縁膜とし
てリン珪酸ガラス（Ｐ Ｓ Ｇ）膜２４を被着すると図
示されるように良好な平坦性が得られる。
第３図は本発明により半導体基板上に設けられた凹部を
ＣＶＤ被膜で埋込む例を示す半導体基板の断面図である
。図で３１は半導体基板としてのＳｉ、３２はミラー膜
としての＾ｌ膜を示す。まづ半導体基板上にへ１膜を１
μｍ程度被着し、素子間分離用のＵ溝３３を通常のパタ
ニングで異方性エツチングにより形成する。つぎに第２
図の例と同じ条件で５ｉ０２を凹部に堆積してＵ溝を全
部埋め分離領域３４を形成する。つぎに光の反射用に使
ったＡＩ膜を除去する。Ａｌｌ！ｌ！の除去は半導体基
板とへ１膜の間に１０００人程度の５ｉ０２膜を介在さ
せることにより容易に行い得る。
ＣＶＤ被膜で埋込む例を示す半導体基板の断面図である
。図で３１は半導体基板としてのＳｉ、３２はミラー膜
としての＾ｌ膜を示す。まづ半導体基板上にへ１膜を１
μｍ程度被着し、素子間分離用のＵ溝３３を通常のパタ
ニングで異方性エツチングにより形成する。つぎに第２
図の例と同じ条件で５ｉ０２を凹部に堆積してＵ溝を全
部埋め分離領域３４を形成する。つぎに光の反射用に使
ったＡＩ膜を除去する。Ａｌｌ！ｌ！の除去は半導体基
板とへ１膜の間に１０００人程度の５ｉ０２膜を介在さ
せることにより容易に行い得る。
本発明の実施例はＣＶＤ膜として５ｉ０２膜について述
べたが、これを他の被膜例えばポリシリコン、窒化シリ
コン、ＰＳＧ等の被膜に変更してもよく、また光を反射
するミラー膜としてＡＩ膜を用いたが、これを他の膜例
えば＾１合金、タングステン（Ｗ）、モリブデン（Ｍｏ
）等に変更しても発明の要旨は変わらない。
べたが、これを他の被膜例えばポリシリコン、窒化シリ
コン、ＰＳＧ等の被膜に変更してもよく、また光を反射
するミラー膜としてＡＩ膜を用いたが、これを他の膜例
えば＾１合金、タングステン（Ｗ）、モリブデン（Ｍｏ
）等に変更しても発明の要旨は変わらない。
（７）０発明の効果
以上詳細に説明した様に本発明によれば、光ＣＶＤによ
り半導体基板上に簡単かつ確実にＣＶＤ被膜を選択的に
形成する製造方法を提供することができる。
り半導体基板上に簡単かつ確実にＣＶＤ被膜を選択的に
形成する製造方法を提供することができる。
第１図は本発明による光ＣＶＤの概略図、第２図、第３
図は本発明の実施例を示す半導体基板の断面図を示す。 図で１．２１．３１は半導体基板、２，２２．３２はミ
ラー膜、３は石英容器、４は反応ガス入口、５は排気口
、６はＣＶＤ膜、２３は５ｉ０２膜、２４はＰＳＧ膜、
３３はＵ溝を示す。
図は本発明の実施例を示す半導体基板の断面図を示す。 図で１．２１．３１は半導体基板、２，２２．３２はミ
ラー膜、３は石英容器、４は反応ガス入口、５は排気口
、６はＣＶＤ膜、２３は５ｉ０２膜、２４はＰＳＧ膜、
３３はＵ溝を示す。
Claims (1)
- 半導体基板上に光を照射しながら気相成長（光ＣｖＤ）
して被膜を形成するに際し、半導体基板上に光を反射す
るミラー膜を被着し該層が除去された部分のみを加熱し
て選択的に被膜を形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21449083A JPS60106128A (ja) | 1983-11-15 | 1983-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21449083A JPS60106128A (ja) | 1983-11-15 | 1983-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106128A true JPS60106128A (ja) | 1985-06-11 |
Family
ID=16656573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21449083A Pending JPS60106128A (ja) | 1983-11-15 | 1983-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106128A (ja) |
-
1983
- 1983-11-15 JP JP21449083A patent/JPS60106128A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979466A (en) | Apparatus for selective deposition of metal thin film | |
| JPH03277774A (ja) | 光気相反応装置 | |
| JPS61127121A (ja) | 薄膜形成方法 | |
| TW201829825A (zh) | 使用熱絲化學氣相沉積來沉積可流動含矽膜的方法 | |
| JPS5982732A (ja) | 半導体装置の製造方法 | |
| JPS60106128A (ja) | 半導体装置の製造方法 | |
| JPS60130126A (ja) | 光気相成長法 | |
| JPS61228633A (ja) | 薄膜形成方法 | |
| JPS5940525A (ja) | 成膜方法 | |
| JPS6081842A (ja) | 配線の形成方法 | |
| JPS60249334A (ja) | 薄膜形成方法 | |
| JP3231914B2 (ja) | 成膜方法及び成膜装置 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0758712B2 (ja) | 配線の形成方法 | |
| JP2723658B2 (ja) | レーザｃｖｄ法による配線形成方法及びその装置 | |
| JPS60211847A (ja) | 絶縁膜の形成方法 | |
| JP2940162B2 (ja) | 高融点金属の気相成長法及びそれを用いた金属配線の製造方法 | |
| JPS6052579A (ja) | 光学的窒化膜形成装置 | |
| JPS6314870A (ja) | 金属薄膜選択成長方法 | |
| JPS60211074A (ja) | 導電膜パタ−ンの形成方法 | |
| JPS6125213B2 (ja) | ||
| JPS61164227A (ja) | 薄膜形成方法およびその装置 | |
| JPS6277466A (ja) | 薄膜形成方法 | |
| JPS61198733A (ja) | 薄膜形成方法 | |
| JPS6118124A (ja) | 薄膜形成装置 |