JPS6081842A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPS6081842A
JPS6081842A JP19181783A JP19181783A JPS6081842A JP S6081842 A JPS6081842 A JP S6081842A JP 19181783 A JP19181783 A JP 19181783A JP 19181783 A JP19181783 A JP 19181783A JP S6081842 A JPS6081842 A JP S6081842A
Authority
JP
Japan
Prior art keywords
wiring
contact holes
insulation layer
contact hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19181783A
Other languages
English (en)
Inventor
Masayuki Nakajima
真之 中島
Kyusaku Nishioka
西岡 久作
Shigeki Sadahiro
貞廣 茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19181783A priority Critical patent/JPS6081842A/ja
Publication of JPS6081842A publication Critical patent/JPS6081842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体集積回路装置における配線の形成方法
に関するものである。以下多層配線の形成を例にとって
説明する。
〔従来技術〕
第1図は従来の多層配線の形成方法を説明するためにそ
の主要段階での状態を示す断面図である。
まず、基板fi+の上に下層配線(2)を形成する〔第
1図(a)〕。これによって、当然表面に段差部を生じ
るが、その上に粘度の低い絶縁膜(3)を被着させると
、その上面では段差は少なくなる〔第1図(b)〕。
そして、絶縁膜(3)の所要個所に下層体である基板(
1)および下層配線(2)にそれぞれ達するコンタクト
孔(4)および(5)を形成し〔第1図(c)〕、その
後にコンタクト孔+41 、 (alの内部を含めて絶
縁膜(3)の上に所望パターンに導電材料を蒸着して上
層配線(6)を形成していた〔第1図(d)〕。
ところが、この従来の方法では、(イ)第1図(d)に
示したように、コンタクト孔ill 、 (5)内、特
にその内側壁面における上層配線(6)の厚さが薄くな
り、絶縁膜(3)の上面における上層配線(6)の厚さ
の臀程度になる。特に、コンタクト孔+41 、 +5
1の開口寄縁部では上層配線(6)の厚さが一層薄くな
り配線の信頼性に問題があった。
〔発明の概要〕
この発明は以上のような点に鑑みてなされたもので、コ
ンタクト孔内にあらかじめ光CVD法によって配線材料
を埋め込んだ後に、配線を形成することによって、信頼
性の高い配線を形成する方法を提供するものである。
〔発明の実施例〕
第2図はこの発明の一実施例を説明するためにその主要
段階の状態を示す断面図で、基板(+lの上に下層配線
(2)を形成し〔第2図(a)〕、その上に粘度の低い
第1の絶縁層(3)を厚く被着させると、その上面での
段差が小さくなる〔第2図(b)〕。次に、その上に他
の絶縁材料を薄くスピンコーティングして第2の絶縁層
(7)を形成すると、その上面での段差が一層小さくな
る〔第2図(C)〕。つづいて、両絶縁層i3i 、 
17)のP9T要個所にコンタクト孔i81 、 (9
1を形成し〔第2図(d)〕、次に、コンタクト孔(8
)。
(9)内のみに後述する光OVD法によって導電材料を
選択蒸着させそれぞれ導電部材io+ 、 (n)を形
成し、上面をほぼ第2の絶縁層(7)の上面と一致させ
る〔第2図(e)〕。その後に、導電部材(lot 、
 (11)の上を通るように第2絶縁層(7)の上に所
望のパターンの上層配線θ2)を蒸着形成する〔第2図
(f)〕。このようにして、コンタクト孔(at l 
(91を介する接続の確実な配線が得られる。
第3図は上述の導電材料の選択蒸着に用いる光CVD装
置の構成を示す模式断面図で、(101)は反応容器、
(102)はそのガラス窓、(103)は排気口、(1
oa:)、 (105)反応ガス導入口、(106)は
XY可動ステージ、(lot7)はその上に載「された
基板、(10日)はレーザ発振器、(109)はミラー
、(110)は低圧水銀ランプ、(111)は赤外線ラ
ンプである。
排気口(,103)から排気された反応容器(101)
内のXY可動ステージ(106)の上に載置された基板
(試料)(10マ)は赤外線ランプ(111)によって
加熱され、一方、反応ガス導入口(104)、 (10
5)から導入された反応ガスは低圧水銀ランプ(:L:
10)からの紫外光線によって励起される。この状態で
レーザ発振器(10B)からのレーザビームをミラー(
109)を介してスポット照射すると上記励起された反
応ガス物質を基板(10′7)上に蒸消させることがで
きる。
第2図の実施例において、第2図(d)の段階の被加工
体を第3図の基板(10ツ)の位置に置き、レーザビー
ムがコンタクト孔(81iたけ(9)に照射されるよう
にXY可動ステージ(106)によって精密に制御され
る。さて、導電材料がアルミニウム(A7)の場合には
反応ガスとしてAt(CH3)3を用いて、A 7 (
OH3) −A7 ” C5H9としてAtが蒸着させ
る。
また、シリコン(Sl)を蒸着させる場合には反応ガス
としてSiH4を用い、5in4−9Si + 2H2
としてSlを蒸着させる。そして、03H9,’H2は
排気口(103)から反応室(101)外へ排出される
なお、Atを蒸着させる場合には低圧水銀ランプ(11
0)を用いる代りにガスプラズマ(温度300℃程度)
を用いることも可能である。また、XY可動ステージ(
106)を用いる代シに、ミラー(109)を可動とし
てレーザビームの照射位置を制御するようにしてもよい
。更に、At、Eli以外棋モリブチ7cMo)、l’
7グステン(W)などの高融点金属、それらのシリサイ
ドMoSi2. WSiなども分解、還元1合成反応を
利用して蒸着させることができる。
また、コンタクト孔への導電材料の蒸着に先立つて当該
部に選択デポジションが生じ易い膜を形成しておいても
よい。
上記2層配線の形成の場合を例によって説明したが、単
層または3層以上の配線の形成にもこの発明は適用でき
る。
〔発明の効果〕
以上説明したように、この発明ではコンタクト孔内にあ
らかじめ光OVD法によって導電材料を埋め込んだ後に
、その上に配線を形成するようにしたので、コンタクト
孔を介する接続の確実な信頼性の高い配線が得られる。
【図面の簡単な説明】
第1図は従来の配線形成方法を説明するためにその主要
段階における状態を示す断面図、第2図はこの発明の一
実施例を説明するためにその主要段階における状態を示
す断面図、第3図はこの発明に用いる光OVD装置の構
成の一例を示す模式断面図である。 図において、(1)は基板(下層体)、(2+は下層配
線(下層体)、(3)は第1の絶縁層、(7)は第2の
絶縁層、(s) 、 f9)はコンタクト孔、t+01
 、 (II)は導電部材、02)は上層配線(配線)
である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 (7) 第1図

Claims (1)

    【特許請求の範囲】
  1. fi+ 導電性を有する下層体の上に形成された絶縁層
    に形成されたコンタクト孔内に光CVD法で、導電材料
    を選択的に被着させて上記コンタクト孔を埋めた導電部
    材を形成した後に、この導電部材の上を含めて上記絶縁
    層の上に所望のパターンの配線を形成することを特徴と
    する配線の形成方法。
JP19181783A 1983-10-12 1983-10-12 配線の形成方法 Pending JPS6081842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19181783A JPS6081842A (ja) 1983-10-12 1983-10-12 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19181783A JPS6081842A (ja) 1983-10-12 1983-10-12 配線の形成方法

Publications (1)

Publication Number Publication Date
JPS6081842A true JPS6081842A (ja) 1985-05-09

Family

ID=16281014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19181783A Pending JPS6081842A (ja) 1983-10-12 1983-10-12 配線の形成方法

Country Status (1)

Country Link
JP (1) JPS6081842A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187355A (ja) * 1984-10-05 1986-05-02 Nippon Telegr & Teleph Corp <Ntt> 多層配線形成法
JPS63174319A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 半導体装置の製造方法
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
US5006484A (en) * 1989-02-01 1991-04-09 Oki Electric Industry Inc, Co. Making a semiconductor device with contact holes having different depths
JPH08321496A (ja) * 1996-05-07 1996-12-03 Semiconductor Energy Lab Co Ltd 被膜作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187355A (ja) * 1984-10-05 1986-05-02 Nippon Telegr & Teleph Corp <Ntt> 多層配線形成法
JPS63174319A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 半導体装置の製造方法
US5006484A (en) * 1989-02-01 1991-04-09 Oki Electric Industry Inc, Co. Making a semiconductor device with contact holes having different depths
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
JPH08321496A (ja) * 1996-05-07 1996-12-03 Semiconductor Energy Lab Co Ltd 被膜作製方法

Similar Documents

Publication Publication Date Title
US5404046A (en) Flat semiconductor wiring layers
JPH0573254B2 (ja)
JP2002064095A (ja) ヒドロキシルラジカルを用いる半導体基板の処理方法及び装置
JPS6269520A (ja) 光cvd法により凹部を充填する方法
JP2001023966A (ja) 半導体装置の製造方法及び処理装置
JPH04329640A (ja) 配線層のドライエッチング方法
JPS6081842A (ja) 配線の形成方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
JPS6248752B2 (ja)
JP2003342737A (ja) 処理装置のガス導入方法
KR19990007278A (ko) 성막 방법 및 적층막 구조체
JPH0691068B2 (ja) 薄膜形成方法
JP2841439B2 (ja) 半導体装置の製造方法
JP2001210713A (ja) エッチング方法、埋め込み方法及び配線層形成方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPS60249334A (ja) 薄膜形成方法
JPS59194452A (ja) 半導体集積回路装置の製造方法
JPS6091632A (ja) 薄膜形成方法
JPS6197825A (ja) 半導体装置の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPH05129227A (ja) 半導体装置の製造方法
JP2760278B2 (ja) 半導体装置の製造方法
JPS6372881A (ja) 薄膜形成方法
KR960030381A (ko) 반도체장치의 제조방법
JPH0520503B2 (ja)