JPH04329640A - 配線層のドライエッチング方法 - Google Patents

配線層のドライエッチング方法

Info

Publication number
JPH04329640A
JPH04329640A JP3100074A JP10007491A JPH04329640A JP H04329640 A JPH04329640 A JP H04329640A JP 3100074 A JP3100074 A JP 3100074A JP 10007491 A JP10007491 A JP 10007491A JP H04329640 A JPH04329640 A JP H04329640A
Authority
JP
Japan
Prior art keywords
wiring layer
dry etching
copper
substrate
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3100074A
Other languages
English (en)
Inventor
Tomoaki Ishida
智章 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3100074A priority Critical patent/JPH04329640A/ja
Priority to US07/871,769 priority patent/US5240559A/en
Priority to KR1019920006939A priority patent/KR960000950B1/ko
Priority to DE4214091A priority patent/DE4214091A1/de
Publication of JPH04329640A publication Critical patent/JPH04329640A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に、配線層のド
ライエッチング方法に関するものであり、より特定的に
は、基板を高温に加熱しなくても、十分なエッチング速
度が得られるように改良された、配線層のドライエッチ
ング方法に関する。
【0002】
【従来の技術】半導体装置の高集積化、高機能化、高速
化に伴ない、半導体装置(LSI等)中の金属膜配線は
ますます微細化している。金属膜配線の微細化に伴ない
、金属膜配線中に流れる電流密度は、近年、増加の一途
をたどっている。その結果、金属膜配線に求められる信
頼性、すなわち、エレクトロマイグレーション耐性また
はストレスマイグレーション耐性には、非常に高度な特
性が求められている。このため、金属膜配線の材料も進
化している。
【0003】たとえば、ダイナミックランダムアクセス
メモリ(DRAM)について説明すると、156Kbi
tのものが開発される以前は、金属膜配線にはアルミニ
ウム−シリコン合金(AlSi)が用いられていた。1
Mbit〜16Mbitの世代になると、エレクトロマ
イグレーション耐性およびストレスマイグレーション耐
性を向上させるために、銅が添加されたAlSiCu合
金が金属膜配線に用いられた。このような状況下におい
て、64Mbit以上の世代になれば、信頼性のさらな
る向上が要求されるために、銅または銅合金を用いた配
線が用いられることは、ほぼ確実である。
【0004】したがって、64Mbit以上のDRAM
を製造するためには、CuおよびCu合金膜の微細加工
技術の開発が不可欠である。
【0005】しかしながら、CuおよびCu合金膜の微
細加工技術、すなわち、ドライエッチング技術には、こ
れまで満足できるものがなかった。本発明に関連するも
のとして、ヨウ化メチルを用いる銅のドライエッチング
方法も提案されているが、(特開昭60−86285)
、満足できるものではない。
【0006】図4は、CuまたはCu合金膜の従来のド
ライエッチング方法の、順序の各工程における、半導体
装置の部分断面図である。図5は、ドライエッチングを
実現するための反応性イオンエッチング装置の概略図で
ある。図4に示す従来のドライエッチング方法を説明す
る前に、図5に示す反応性イオンエッチング装置の構成
を、まず説明する。
【0007】図5を参照して、反応性イオンエッチング
装置は、中空の処理容器1を備える。処理容器1内には
、互いに平行になるように配置された、上部平板高周波
電極2と下部平板高周波電極3が設けられる。処理容器
1の下部には、処理容器1内の気体を排出し、処理容器
1の内部を真空にするための排気口6が設けられる。 処理容器1の上部には、処理容器1内に塩素系ガスを主
要成分とする反応性ガスを導入するためのガス導入口5
が設けられる。上部平板高周波電極2は、高周波電源7
の一方の側の出力が直接接続される。下部平板高周波電
極3には、高周波カップリング用のコンデンサ8を介し
て、高周波電源7の他方の側の出力が接続される。
【0008】次に、図4と図5を参照して、Cuまたは
Cu合金膜の従来のドライエッチング方法について説明
する。
【0009】図4(a)を参照して、被処理基板4(以
下、基板4という)を準備する。基板4は、たとえば、
シリコン基板11と、シリコン基板11の上に設けられ
たシリコン酸化膜12(層間絶縁膜)と、シリコン酸化
膜12の上に設けられたCuまたはCu合金膜で形成さ
れた配線層13と、配線層13の上に設けられたレジス
トパターン14と、を含む。
【0010】図5を参照して、基板4を下部平板高周波
電極3の上に載せる。次に、ガス導入口5より、塩素系
の反応性ガス(たとえばHCl)を処理容器1内に導入
し、これと同時に排気口6より排気し、それによって、
処理容器1内を所定の圧力に保つ。ヒータ9を作動させ
、下部平板高周波電極3と基板4を、200℃以上の所
定の温度に保つ。このときの基板4の状態を、図4(b
)に示す。
【0011】下部平板高周波電極3と上部平板高周波電
極2との間に、高周波電源7から由来する高周波電圧を
印加し、処理容器1内に、反応性ガスのプラズマ10を
発生させる。
【0012】処理容器1内にプラズマ10が発生すると
、下部平板高周波電極3は負の電位に帯電し、プラズマ
10中で発生した反応性イオンが、この電位により加速
され、基板4上に入射する。また、プラズマ10中で発
生した中性ラジカル分子も、プラズマ中に拡散し、基板
4表面に到達する。基板4の表面に到達した塩素系反応
性イオンおよび中性ラジカルは、図4(b)を参照して
、レジストパターン14で覆われていない部分の、Cu
またはCu合金と反応し、CuClx を主成分とする
反応生成物を与える。基板4は200℃以上の温度に加
熱されており、また、基板4の表面は数百℃の温度にま
でなっているので、CuClx を主成分とする反応生
成物は気化し、基板4の表面より除去される。これによ
り、レジスト14をマスクとする配線層13のエッチン
グが進行する。
【0013】図4(b)と(c)を参照して、レジスト
パターン14を除去すると、CuまたはCu合金の配線
パターン13aが形成される。
【0014】
【発明が解決しようとする課題】CuまたはCu合金の
従来のドライエッチングは、以上のように塩素系ガスの
プラズマを用いて行なっていた。それゆえに、得られる
反応生成物(CuClx )の蒸気圧が低く、実用的な
エッチング速度を得るためには、基板4を200℃以上
に加熱しなければならなかった。
【0015】しかしながら、非処理基板4を200℃以
上に加熱すると、図4(b)に示すように、レジストパ
ターン14が熱によって溶融し、変形するという問題点
があった。レジストパターン14が図示のごとく変形す
ると、図4(c)を参照して、配線パターン13aの断
面形状が上向きのテーパになり、精度の点において問題
であった。また、エッチング終了後のレジストパターン
14の除去が不可能になるという問題点もあった。
【0016】このようなレジストパターン14の熱変形
による問題点を解消する方法として、図6に示す、シリ
コン酸化膜をマスクに用いるCuまたはCu合金のエッ
チング方法が知られている。
【0017】すなわち、図6(a)を参照して、シリコ
ン基板11の上に、層間絶縁膜12とCuまたはCu合
金配線層13を形成する。CuまたはCu合金配線層1
3の上に、シリコン酸化膜のパターン15を形成する。
【0018】図6(b)を参照して、シリコン基板11
を200℃以上の温度に加熱しながら、シリコン酸化膜
のパターン15をマスクに用いて、塩素系ガスのプラズ
マにより、CuまたはCu合金配線層13をパターニン
グする。この方法によると、シリコン酸化膜のパターン
15は耐熱性が良好であるので、200℃以上に基板を
加熱しても、パターン15は変形しない。したがって、
その側壁が基板に垂直であるところの、高精度のCuま
たはCu合金の配線パターンが得られる。
【0019】しかしながら、この方法は、シリコン酸化
膜のパターン15を形成するという工程が必要であり、
製造工程数が増加し、ひいては製造コスト上昇という問
題点があった。
【0020】それゆえに、この発明の目的は、基板を2
00℃以上の温度に加熱しないで、銅配線層をドライエ
ッチングできるように改良された方法を提供することに
ある。
【0021】この発明の他の目的は、基板を200℃以
上の温度に加熱しないで、銅合金配線層をドライエッチ
ングできるように改良された方法を提供することにある
【0022】この発明のさらに他の目的は、基板を20
0℃以上の温度に加熱しないで銅層を含む積層膜構造の
配線層をドライエッチングできるように改良された方法
を提供することにある。
【0023】
【課題を解決するための手段】この発明に従う、基板の
上に形成された銅配線層のドライエッチング方法におい
ては、まず、銅配線層の上にレジストパターンが形成さ
れる。上記レジストパターンをマスクに用いて、HI,
I2 ,BI3 ,SiI4 およびCI4 からなる
群より選ばれたヨウ素系化合物のプラズマにより、上記
銅配線層がエッチングされる。
【0024】この発明の他の局面に従う、基板の上に設
けられた銅合金配線層のドライエッチング方法において
は、まず、銅合金配線層の上にレジストパターンが形成
される。上記レジストパターンを用いて、HI,I2 
,BI3 ,SiI4 およびCI4 からなる群より
選ばれたヨウ素系化合物と塩素系化合物とを含む混合ガ
スのプラズマにより、上記銅合金配線層がエッチングさ
れる。
【0025】この発明のさらに他の局面に従う、基板の
上に設けられ、銅層を含む積層膜構造の配線層のドライ
エッチング方法においては、まず銅層を含む積層構造の
配線層の上にレジストパターンが形成される。上記レジ
ストパターンをマスクに用いて、HI,I2 ,BI3
 ,SiI4 およびCI4 からなる群より選ばれた
ヨウ素系化合物と塩素系化合物とを含む混合ガスのプラ
ズマにより、上記積層膜構造の配線層がドライエッチン
グされる。
【0026】
【作用】この発明に係る銅配線層のドライエッチング方
法によれば、ヨウ素系化合物のプラズマでドライエッチ
ングが行なわれる。銅配線層とヨウ素系化合物との反応
により生じたCuIx は、その蒸気圧がCuClx 
より高いので、塩素系ガスプラズマを用いる従来のドラ
イエッチング方法に比べて、より低い温度でドライエッ
チングを行なうことができる。
【0027】この発明の他の局面に従う銅合金配線層の
ドライエッチング方法によれば、ヨウ素系化合物と塩素
系化合物とを含む混合ガスのプラズマによりドライエッ
チングを行なう。銅合金配線層とヨウ素系化合物との反
応により生じたCuIx は、その蒸気圧がCuClx
 より高いので、塩素系ガスプラズマのみを用いる従来
のドライエッチング方法に比べて、より低い温度でドラ
イエッチングを行なうことができる。
【0028】この発明のさらに他の局面に従う、銅層を
含む積層膜構造の配線層のドライエッチング方法によれ
ば、ヨウ素系化合物と塩素系化合物とを含む混合ガスの
プラズマによりドライエッチングが行なわれる。銅層と
ヨウ素系化合物との反応により生じるCuIx は、そ
の蒸気圧がCuClx より高いので、塩素系ガスのプ
ラズマのみを用いる従来のエッチング方法に比べて、よ
り低い温度でドライエッチングを行なえるようになる。
【0029】
【実施例】以下、この発明の一実施例を図について説明
する。
【0030】図1は、この発明の実施例に従った製造方
法の順序の各工程における半導体装置の部分断面図であ
る。ドライエッチング装置は、図5に示す、従来の反応
性イオンエッチング装置が用いられる。
【0031】図1(a)を参照して、シリコン基板11
の上に層間絶縁膜12を形成する。層間絶縁膜12の上
に銅配線層20を形成する。銅配線層20の上にレジス
トパターン14を形成する。
【0032】レジストパターン14が設けられた基板4
を、図5を参照して、下部平板高周波電極3の上に載せ
る。基板4は、ヒータ9により、100℃以下の所定の
温度に加熱される。次に、ヨウ化水素ガスをガス導入口
5より処理容器1内に導き、同時に、排気口6より排気
する。ヨウ化水素ガスは、50〜500SCCM、好ま
しくは300SCCMの流量で、処理容器1内に導入さ
れる。処理容器1内の圧力は、50〜400mTorr
、好ましくは200mTorrにされる。この状態で、
下部平板高周波電極3と上部平板高周波電極2との間に
、高周波電源7を用いて、高周波電圧を印加する。 印加される高周波電力は200〜600W好ましくは4
00Wである。下部平板高周波電極3と上部平板高周波
電極2との間に高周波電圧が印加されることにより、次
式のように、ヨウ化水素ガスのプラズマ10が発生する
【0033】HI→(HI)*
【0034】下部平板高周波電極3と上部平板高周波電
極2との間にプラズマ10が発生すると、下部平板高周
波電極3は負の電位に帯電し、プラズマ10中で発生し
たヨウ素の反応性イオンが、この電位により加速され、
基板4上に入射する。また、プラズマ10中で発生した
ヨウ素系の中性ラジカル分子もプラズマ10中に拡散し
、基板4表面に到達する。基板4表面に到達したヨウ素
系反応性イオンあるいは中性ラジカルは、図1(a)を
参照して、レジストパターン14によって覆われていな
い、銅配線層20の表面のCuと反応し、CuIx を
主成分とする反応生成物を形成する。
【0035】生成物であるCuIx の蒸気圧は、図2
を参照して、従来の方法による反応性生成物CuClx
 の蒸気圧よりも高い。シリコン基板11は100℃以
下の温度に維持されているが、銅配線層20の表面の温
度は、イオン入射により、局部的に600℃以上になっ
ている。600℃以上の温度領域では、600℃以上の
ある温度におけるCuIx の蒸気圧は、該ある温度よ
りも約100℃高い温度におけるCuClx の蒸気圧
と同じくらいである。このことは、銅配線層のドライエ
ッチングにヨウ化水素ガスのプラズマを用いると、塩素
系ガスのプラズマを用いる従来のドライエッチングに比
べて、基板を加熱するための温度を100〜200℃低
くしてもよいことを意味する。
【0036】すなわち、銅配線層のドライエッチングに
HIガスのプラズマを用いると、ヒータ9を200℃以
下の温度に設定しても、使用するに十分なエッチング速
度が得られる。
【0037】表1に、種々のガスを用いた場合のエッチ
ング速度をまとめる。なお、表1中、ヨウ化メチルを用
いる銅のドライエッチング方法は、特開昭60−862
85に開示されている技術である。 基板の加熱温度    100℃ RF電力          400Wガス流量   
       300SCCM圧力         
     200mTorr表1から明らかなように、
ヨウ化水素ガスを用いると、他のガスを用いた場合に比
べて、非常に大きなエッチング速度が得られた。
【0038】すなわち、銅配線層のドライエッチングに
ヨウ化水素ガスのプラズマを用いると、ヒータ9を20
0℃以下の温度に設定しても、使用するに十分なエッチ
ング速度が得られる。
【0039】以上のように、ヨウ化水素ガスを用いると
、基板11を200℃以上の温度に加熱しなくてもよい
ので、図1(a)と(b)を参照して、レジストパター
ン14は熱変形を起こさない。
【0040】図1(b)を参照して、レジスト14のパ
ターン形状が良好な状態に維持されたまま、銅配線層の
ドライエッチングが進行するので、銅配線層20のパタ
ーニングの精度は高い。
【0041】その結果、図1(c)を参照して、レジス
ト14を除去すると、側壁が基板に垂直に形成された、
寸法精度の高い銅配線パターン20aが得られる。
【0042】なお、上記実施例では、反応性ガスとして
ヨウ化水素ガスを例示したが、この発明はこれに限られ
るものでなく、I2 ,BI3 ,SiI4 またはC
I4 も好ましく使用できる。
【0043】また、上記実施例では、銅配線層のエッチ
ングにヨウ化水素を用いる場合を例示したが、Cu−A
l,Cu−Al−Siのような銅合金からなる配線層を
ドライエッチングする場合には、HI,I2 ,BI3
 ,SiI4 およびCI4 からなる群より選ばれた
ヨウ素系化合物と塩素系化合物(たとえば、HCl,C
l2 )とを含む混合ガスが好ましく用いられる。混合
ガスには、ヨウ素系化合物が50体積%以上好ましくは
50〜80体積%含まれるのが好ましい。このような混
合ガスを用いて、Cu−Al合金をエッチングする場合
、Cuはヨウ素の反応性イオンでエッチングされ、Al
は塩素の反応性イオンでエッチングされる。上述したと
おり、ヨウ素でCuをエッチングする場合、塩素単独で
エッチングするよりもより低い温度で、エッチングが可
能となる。
【0044】図3は、この発明の他の実施例に係る、銅
層を含む積層膜構造の配線層のドライエッチング方法の
順序の各工程における半導体装置の部分断面図である。
【0045】図3(a)を参照して、シリコン基板11
の上にゲート電極23を形成する。基板11の主表面で
あって、かつゲート電極23の両側にソース領域21/
ドレイン領域22を形成する。ゲート電極23を覆うよ
うに、基板11の上に層間絶縁膜12を形成する。層間
絶縁膜12中に、ソース領域21の一部を露出させるた
めのコンタクトホール12aを形成する。コンタクトホ
ール12aの側壁面および底面を被覆するように、バリ
アメタル24を形成する。バリアメタル24には、Ti
,TiN,W,TiW等が用いられる。バリアメタル2
4の上に、銅または銅合金層25を形成する。バリアメ
タル24は、銅がソース領域21に拡散するのを防止す
るためのものである。
【0046】銅または銅合金層25の上に、所定の形状
のレジストパターン14を形成する。
【0047】図3(b)を参照して、レジストパターン
14をマスクにして、HI,I2 ,BI3 ,SiI
4 およびCI4からなる群より選ばれたヨウ素系化合
物と塩素系化合物とを含む混合ガスのプラズマにより、
バリアメタル層24と銅または銅合金層25をドライエ
ッチングする。この場合、シリコン基板11は200℃
以下、好ましくは100℃以下の所定の温度に加熱され
る。このような混合ガスを用いてドライエッチングを行
なうと、銅はヨウ素の反応性イオンでエッチングされ、
バリアメタル層24は塩素系化合物のプラズマでエッチ
ングされる。上述したとおり、ヨウ素系ガスを用いると
、基板11を200℃以上の温度に加熱しなくてもよい
ので、レジストパターン14は熱変形を起こさない。レ
ジストパターン14のパターン形状が良好な状態に維持
されたまま、ドライエッチングが進行するので、銅また
は銅合金配線層およびバリアメタル層24のパターニン
グの精度は高い。
【0048】その結果、図3(c)を参照して、レジス
トパターン14を除去すると、寸法精度の高い配線パタ
ーン30が得られる。
【0049】
【発明の効果】以上説明したとおり、この発明の係る銅
配線層のドライエッチング方法によれば、ヨウ素化合物
のプラズマでドライエッチングを行なう。銅配線層とヨ
ウ素化合物との反応により生じたCuIx は、その蒸
気圧がCuClx より高いので、塩素系のガスプラズ
マを用いる従来のエッチングより、低い温度でドライエ
ッチングを行なうことができる。それゆえに、基板を2
00℃以上の温度に加熱しなくてもよい。その結果、レ
ジストのパターン形状が良好な状態に維持されたまま、
ドライエッチングが進行するので、銅配線層のパターニ
ングの精度は高くなるという効果を奏する。
【0050】この発明の他の局面に従う銅合金配線層の
ドライエッチング方法によれば、ヨウ素系化合物と塩素
系化合物とを含む混合ガスのプラズマにより、銅合金配
線層のドライエッチングを行なう。銅とヨウ素系化合物
との反応により生じたCuIx は、その蒸気圧がCu
Clx より高いので、塩素系化合物のみを用いる、従
来のエッチングに比べて、より低い温度でドライエッチ
ングを行なえる。ひいては、上述した銅配線層の場合と
同様の作用効果で、寸法精度の高い銅配線層が得られる
という効果を奏する。
【0051】この発明のさらに他の局面に従う、銅層を
含む積層膜構造の配線層のドライエッチング方法によれ
ば、ヨウ素系化合物と塩素系化合物とを含む混合ガスの
プラズマにより、ドライエッチングが行なわれる。銅と
ヨウ素系化合物との反応により生じたCuIx は、そ
の蒸気圧がCuClx より高いので、塩素系化合物の
みを用いる、従来のドライエッチング法に比べて、より
低い温度でドライエッチングを行なえる。その結果、上
述した銅配線層のドライエッチング方法において述べた
と同様の作用効果により、寸法精度の高い、積層膜構造
の配線パターンが得られるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例に従う製造方法の順序の各工
程における半導体装置の部分断面図である。
【図2】CuI,CuBrおよびCuClの蒸気圧曲線
である。
【図3】この発明の他の実施例に従った製造方法の順序
の各工程における半導体装置の部分断面図である。
【図4】銅配線層の従来のエッチング方法の順序の各工
程における半導体装置の部分断面図である。
【図5】反応性イオンエッチング装置の概略図である。
【図6】シリコン酸化膜をマスクに用いる、従来の銅配
線層のドライエッチング方法の順序の各工程における半
導体装置の部分断面図である。
【符号の説明】
4  基板 11  シリコン基板 12  層間絶縁膜 14  レジストパターン 20  銅配線層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  基板の上に形成された銅配線層のドラ
    イエッチング方法であって、銅配線層の上にレジストパ
    ターンを形成する工程と、前記レジストパターンをマス
    クに用いて、HI,I2 ,BI3 ,SiI4 およ
    びCI4 からなる群より選ばれたヨウ素系化合物のプ
    ラズマにより、前記銅配線層をエッチングする工程と、
    を備える、配線層のドライエッチング方法。
  2. 【請求項2】  基板の上に設けられた銅合金配線層の
    ドライエッチング方法であって、銅合金配線層の上にレ
    ジストパターンを形成する工程と、前記レジストパター
    ンをマスクに用いて、HI,I2 ,BI3 ,SiI
    4 およびCI4 からなる群より選ばれたヨウ素系化
    合物と塩素系化合物とを含む混合ガスのプラズマにより
    、前記銅合金配線層をエッチングする工程と、を備える
    、配線層のドライエッチング方法。
  3. 【請求項3】  基板の上に設けられ、銅層を含む積層
    膜構造の配線層のドライエッチング方法であって、銅層
    を含む積層構造の配線層の上にレジストパターンを形成
    する工程と、前記レジストパターンをマスクに用いて、
    HI,I2 ,BI3 ,SiI4 およびCI4 か
    らなる群より選ばれたヨウ素系化合物と塩素系化合物と
    を含む混合ガスのプラズマにより、前記積層膜構造の配
    線層をドライエッチングする工程と、を備える、配線層
    のドライエッチング方法。
JP3100074A 1991-05-01 1991-05-01 配線層のドライエッチング方法 Pending JPH04329640A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3100074A JPH04329640A (ja) 1991-05-01 1991-05-01 配線層のドライエッチング方法
US07/871,769 US5240559A (en) 1991-05-01 1992-04-21 Dry etching method of copper or copper alloy interconnection layer employing plasma of an iodine compound
KR1019920006939A KR960000950B1 (ko) 1991-05-01 1992-04-24 배선층의 드라이에칭(Dry etching) 방법
DE4214091A DE4214091A1 (de) 1991-05-01 1992-04-29 Trockenaetzverfahren fuer eine verbindungsschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3100074A JPH04329640A (ja) 1991-05-01 1991-05-01 配線層のドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH04329640A true JPH04329640A (ja) 1992-11-18

Family

ID=14264309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3100074A Pending JPH04329640A (ja) 1991-05-01 1991-05-01 配線層のドライエッチング方法

Country Status (4)

Country Link
US (1) US5240559A (ja)
JP (1) JPH04329640A (ja)
KR (1) KR960000950B1 (ja)
DE (1) DE4214091A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05171471A (ja) * 1991-12-17 1993-07-09 Nec Corp 3d遷移金属を含む物質のエッチング方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5735451A (en) * 1993-04-05 1998-04-07 Seiko Epson Corporation Method and apparatus for bonding using brazing material
DE4334891A1 (de) * 1993-10-13 1995-04-20 Dresden Ev Inst Festkoerper Verfahren und Vorrichtung zur Präparation von Werkstoffproben für Werkstoffuntersuchungen
JP3312377B2 (ja) * 1993-12-09 2002-08-05 セイコーエプソン株式会社 ろう材による接合方法及び装置
JP3700177B2 (ja) 1993-12-24 2005-09-28 セイコーエプソン株式会社 大気圧プラズマ表面処理装置
US6006763A (en) * 1995-01-11 1999-12-28 Seiko Epson Corporation Surface treatment method
JPH08279495A (ja) * 1995-02-07 1996-10-22 Seiko Epson Corp プラズマ処理装置及びその方法
JP3521587B2 (ja) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
WO1996031997A1 (fr) * 1995-04-07 1996-10-10 Seiko Epson Corporation Equipement de traitement de surface
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置
JPH09233862A (ja) * 1995-12-18 1997-09-05 Seiko Epson Corp 圧電体を用いた発電方法、発電装置および電子機器
JPH09312545A (ja) 1996-03-18 1997-12-02 Seiko Epson Corp 圧電素子、その製造方法、及び圧電振動片のマウント装置
JP3695606B2 (ja) * 1996-04-01 2005-09-14 忠弘 大見 半導体装置及びその製造方法
US5918354A (en) * 1996-04-02 1999-07-06 Seiko Epson Corporation Method of making a piezoelectric element
US5869134A (en) * 1996-06-21 1999-02-09 International Business Machines Corporation CVD of metals capable of receiving nickel or alloys thereof using iodide
US6008140A (en) 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
TWI246633B (en) 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
DE10051380C2 (de) * 2000-10-17 2002-11-28 Advanced Micro Devices Inc Verfahren zur Herstellung eines Halbleiterbauteils unter Anwendung eines Schrumpfprozesses eines Strukturmerkmals
US6936546B2 (en) * 2002-04-26 2005-08-30 Accretech Usa, Inc. Apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates
US8791018B2 (en) 2006-12-19 2014-07-29 Spansion Llc Method of depositing copper using physical vapor deposition
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086285A (ja) * 1983-08-02 1985-05-15 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 銅のドライ・エツチング法
JPH02260422A (ja) * 1989-03-30 1990-10-23 Nippon Telegr & Teleph Corp <Ntt> 銅薄膜のエッチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
US5100499A (en) * 1989-12-20 1992-03-31 Texas Instruments Incorporated Copper dry etch process using organic and amine radicals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086285A (ja) * 1983-08-02 1985-05-15 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 銅のドライ・エツチング法
JPH02260422A (ja) * 1989-03-30 1990-10-23 Nippon Telegr & Teleph Corp <Ntt> 銅薄膜のエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05171471A (ja) * 1991-12-17 1993-07-09 Nec Corp 3d遷移金属を含む物質のエッチング方法

Also Published As

Publication number Publication date
DE4214091A1 (de) 1992-11-05
US5240559A (en) 1993-08-31
KR960000950B1 (ko) 1996-01-15
DE4214091C2 (ja) 1993-07-15

Similar Documents

Publication Publication Date Title
JPH04329640A (ja) 配線層のドライエッチング方法
KR100291284B1 (ko) 알루미늄금속층배선방법
JP2682268B2 (ja) 導電構造体を半導体素子内に選択的に封入する工程
JPH02132825A (ja) 微細孔への金属穴埋め方法
JP2809087B2 (ja) 配線形成方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2000077406A (ja) 半導体装置の製造方法
US5554563A (en) In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step
JPH06232098A (ja) 酸化防止方法およびドライエッチング方法
JP3104750B2 (ja) 半導体装置の製造方法
JP3263132B2 (ja) 半導体装置の製造方法
JPH1098041A (ja) 半導体装置の製造方法
JP2002368086A (ja) 半導体素子の配線形成方法
JPH04171744A (ja) 半導体装置の製造方法
JPS61139026A (ja) 半導体装置の製造方法
JPH10116830A (ja) 配線形成方法
JPS6197825A (ja) 半導体装置の製造方法
JP2000150481A (ja) エッチング装置及びこれを用いた半導体装置の製造方法
TW580750B (en) Forming method of barrier layer for protecting metal conduction wire
JPH118304A (ja) 半導体装置の製造方法
JPH04103123A (ja) 配線形成方法
JPH0235731A (ja) 半導体装置の製造方法
JPS61281523A (ja) コンタクト形成法
JPH06177084A (ja) 銅又は銅を主成分とする金属膜のエッチング方法
JPH0445525A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980825