JPH02132825A - 微細孔への金属穴埋め方法 - Google Patents

微細孔への金属穴埋め方法

Info

Publication number
JPH02132825A
JPH02132825A JP1177914A JP17791489A JPH02132825A JP H02132825 A JPH02132825 A JP H02132825A JP 1177914 A JP1177914 A JP 1177914A JP 17791489 A JP17791489 A JP 17791489A JP H02132825 A JPH02132825 A JP H02132825A
Authority
JP
Japan
Prior art keywords
gas
substrate
metal
treatment
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1177914A
Other languages
English (en)
Other versions
JP2947818B2 (ja
Inventor
Eisuke Nishitani
英輔 西谷
Susumu Tsujiku
都竹 進
Masakazu Ishino
正和 石野
Hide Kobayashi
秀 小林
Osamu Kasahara
修 笠原
Takeshi Tamaru
田丸 剛
Hiroki Nezu
広樹 根津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH02132825A publication Critical patent/JPH02132825A/ja
Application granted granted Critical
Publication of JP2947818B2 publication Critical patent/JP2947818B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54Apparatus specially adapted for continuous coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔腫業上の利用分野〕 本発明は、基体上K絶縁膜k基板下地の一部な襲出させ
るために設けた微細孔を金属の選択CVDにより穴埋め
する方法及びfe置に係り、特に十分な選択性の確保と
、良好な導通特性を両立して微細孔を金属で穴埋めする
のk好通な金属穴埋め万法及.び装置に関する。
〔従米の技術〕
LSIの高果積化に伴ない、索子一配鯨間あるいは各配
線間を接続する配?IkIA設計の困碌性が増大し、そ
の解決手段として多層配脳が不可欠な技術となり、下層
配線と、絶M膜を介し℃設けた上海配線とを接続するた
めκ、必要に応じて、絶縁腺κ微細な導通孔(スルーホ
ール)を設け,該スルーホールを導体で穴埋めする方法
がとられている。
スルーホールを穴埋する万法とし℃はいくつかの方法が
あるが、その中で、スルーホール径が微細な場合にも穴
埋め性の良好な方法として,金属(特に夕冫グステン)
の選択CVDが,9l用化が最も期待されている方法で
ある。
Wの選択CVDは、250 t以上に加熱した試料上に
7フ化タングステン( F 7% >ガスおよび水素(
H,)ガスの混合ガスを導入、接触させて,下記いずれ
かの反応κより、下地全M(ここではAtの場合の例を
示す)上にタングステンCF)!を成長させる方法であ
る。
IF,+2A1叫#’ +2AtF,    (11’
 F6+ 5H,→F +6HF     (21si
o,等の絶縁説上では、(Hの反応は起らず,また(2
)の反応も700℃以下の温度では進行しないため,W
がAt上のみ選択成長し、スルーホールの穴埋めが達成
されることになる。
Wの選択CVDIIC関するこれまでの記載文献として
は,ジャーナル拳オプ●エレクトロケミカル●ンサイア
ティ●比131巻( 1984年) 1427頁から1
455 iji ( / . Elgctrachgm
 , Sac , 15L1427( 1984 )’
?’1{●エル●エス、アイー▼ルチレベル●インター
コネクシ嘗冫●コンツアレンス、予稿集.152jjか
ら157頁( 1987年6月) ( prac.aj
 i’ L S I Mtblムlevel Inta
rcarLnactiarh (:a.nf−grgn
ca ( Jtbna 15−16 , 1987 )
 p 152−157)砦が皐げられる。しかし,これ
らに述べられている方法を用いても, At配細上κ存
在する酸化膜や(1)の反応で生成するAtF,といク
た絶M物がスルーホール内でのWとAtの界面にlAv
Mシ、スルーホール部において良好な導通を得ることが
因峻であクた。これを解決する万法として、プイ●エル
●エス●アイーマルチレベル●インターコネクシ璽ン一
コンブアレンス予稿果、208頁から215 Q ( 
PrOeaOノ V L  S  I  Mblt*l
avgl  Interconnection Con
fa−vanam ( Jtbna 15 − 16 
. 1987 ) P.208 − 215 )K開示
されている様κ、基板温腿を380℃以上に加熱して凧
鵬する万法や、iIL芝レビ島一弟41巻12  号9
8日員から991 Jjκ開示されている殊に、At上
K 博イMaxi@m’t付kf ( Jl 8約50
0ノ) ,4j トFの関KMoSi@を入れることκ
より47表面戚化説やAtF,が界面に残らずWを成膜
する方法がある。
また、最近、還元ガスとして鳥の代わりKSiH4系ガ
スを用いる方法が報告され℃いる。例えば,EC5日本
支部jg1回シンポジウム(tpas)r超LSI用C
VD技術」予梢果第48頁から第65頁に記載されてい
る。この方法を用いれば、基板加熱温度を250〜52
0℃という低温下で高速成展することができる。なお、
この方法の場合540℃以上では選択性が失なわれ、選
択的に穴埋めすることはできない。
〔発明が解決しようとする課題〕
しかしながら、上記従米技術においては、選択CVDt
lCよクてr4成長させようとする下地金属表面の処坤
κついて十分な配慮がなされ【いない。
そのため、スルーホールにおける導通が不十分となった
り、ホール部における導通は良好であっても配嶽自体の
抵抗が上昇する、あるいはスルーホール下地の表面を清
浄化するための処理を行5ことにより酸化膜上κもWが
形成し,lilli接するスルーホール間の短絡を生ず
る等の問題点があった。
すなわち、微細孔を形成した直後の下地金h4表面は,
微細孔を設けるためKyfALたホトエッチングプロセ
スに伴なう汚れが付漕していたり、ノSaグン糸のガス
をエッチングガスとして用いているため防食処理として
積極的に酸化換(例えば下地金属がAtの場合At,0
,等)を形成しているため、清浄な金属面を露出させて
おらず、Fを成長させた後も下地象属とWの界面K導通
を低下させる不純物が残留することになる。この界面κ
残留する酸化物等は、Wを形成させる基板温[な380
℃以上Kすることにより#7F6のエッチング作用や加
熱時の膜中拡散等により低下し、良好な導通が得られる
場合もあるが、基板毎に微細孔の下地表面状態が異なる
と必ずしも再現性良《良好な導通が得られる訳ではない
。また良好な導通が得られた場合で4bs Arスパツ
タエッチングーAtのスパッタリング成膜の連続処理で
形成したAt / At界面における導通抵抗に対し約
5〜10倍と高くなる。このため、上述したF選択CV
Dによりて形成される11’/At界面の導逼に再現性
が得られないことや導通抵抗が高くなることに対し、,
4l上にMoSilj4を付けた(厚さ約soOj )
積層構造のAtを下層の配線として用いる方法か提案さ
れた。すなわち、微細孔底部の膓出部をAtよりも酸化
し龜いMO5〜膜にすることにより界面の残貿0を低減
させ、さらに前記《1》弐kよる蒸気圧の低い絶縁性の
AIF,が界面で生成しないため、形成されたF / 
Maxi, /At界面の導通抵抗はAt同士の導通抵
抗とはぼ同じと良好な値κなる。しかし、この方法で行
うには也Maxi,とAtの重ね膜の配線を形成するた
めのエッチングを必要とすることや、抵抗値の高いMa
x一を用いることによる配線抵抗の増大といつた問題が
伴なう。この抵抗増大は, MoSilの膜厚がAtの
膜厚と比べ極めて薄いため、DRAMやS RAM等の
MOSLSIの場合κは全く問題にならないが、高速性
を売り物としているパイポーラやパイCM05等のLS
IKおいては少しの配蔵抵抗の増大であ9ても重要な問
題となク工くる。
一方、微細孔底部の下地VcAtを用い,この下地表面
を清浄化( At表面のAt,0,除去を含む)して゛
からFを穴埋めする方法も幾つか試みられているる下地
表面を清浄化する方法として、7ツ酸(HF )あるい
はフツ化アンモニウムCQF)寺のフッ酸糸溶液κよる
ウエットエッチング処理、またはAIF  イオンによ
るスバッタエッチング処理があるiしかし、前者の場合
,洗浄乾燥後にも微fK残留したフッ素により下地AI
配線の腐食を生ずるといクた問題が起こる。また、後者
のスバッタエッチング処理は,下地表面を物埋的k除去
するため、清浄な下地面を露出できる方法で、スパッタ
Al膜の多層配線における下地前処理法として用いられ
ている。しかし、この方法の場合、以下に述べるよ51
Cスバッタエッチングの際、絶縁族も向時κスパツタエ
ッチングされることが原因で、下地前処理後の選択CV
DKおいて選択性が低下することが明らかとなった。絶
娠換がスパクタエッチングされると元素のスバッタ収率
の違いにより、絶縁展の表層部の組成が変化する。例え
ば、SlOt膜ではロ鳳子の方がSiよりスパッタされ
易いため、表層部はSiリッチな組成となる。即ち、活
性なSi一原子が絶縁膜表面K存在することになる。こ
の現象はx巌電子分光法<xpsまたはESCA)によ
り調べられており、例えばジャーナル●オグ●パキ晶−
ム●サイエンス●テクノQ V  , A5 @5 (
 1985年) @ 1921頁から1928頁( J
.Vaa.Sai,TachrLOl.A 5 (51
 ( 1985 ) Pp1921 − 1928 )
やジャーナル●オプ●7イジツクス ディ一二アプライ
ド フイジツクス20 ( 1987 )第1091頁
から1094 ( / . Plyl . D : A
PPl.Phyl . 20 (1987 ) pP1
091 − 1094 )において満じられている。
このような条件で前述したrB択CVDを行うと、下記
反応によりWの成長が進行すると推定される。
従って、sio,上でもWが成長し、選択性が低下する
ことになる。このことは、W以外の選択CVDでも同様
であり、選択CVDは基板下地の各表面部での化学的活
性の差を利用しているため,成長して欲しくない部分、
つまり絶縁wX表面がスバツタされ活性化すれば選択性
は低下することになる。
絶縁膜上に金属が成長すると,隣接するスルーホールと
の短絡の可能性が出ると共に、絶鰍脱上に形成された金
属膜は剥離し易いため,基板上のゴ冫となクて残り、歩
留り低下を引ぎ起こす。
これまで,At上の表面酸化膜が歳も除云困難な代表と
して一般的に知られていることから,At配線を下地と
した微細導通孔(スルーホール)の場合を例Kとり説明
した。ところで、ドープしたSiや各種パリアメタルや
ゲート配細上( t’si, , M,56,,TiS
il , ptsL, TiW等)′4t下地とした倣
細導通孔(コンタクトホール冫の埋め込みにおいては,
上記スルーホールとは違った問題点がある。即ち,コン
タクトホールの下地となり得る上記材質表面には,1t
の表面酸化k程強同な酸化族を形成しないため比較的容
易にWを形成するが、同一基板上に数種の異なる材質が
微細孔底部の下地として存在し、これらの下地材質の違
いκよりWの成長速度が変化しズしまい、ある下地のf
iILI1tll孔ではF埋め込みが児了しているのに
対し他の微細孔ではFの成長が開始したがかりとい5!
78が生ずる。これは、下地表面K存在する酸化膜等が
下地材質の違いによりmpjI, s質等が異っている
と推定されるためである。一般にJFCVDでは原科ガ
スの導入と共にWの成長が開始する訳ではなく、表面酸
化膜のエッチングされるかあるいは表面酸化膜がボーラ
スであるため族中をWF6が浸入し、下地材質表面と反
応して徐々にWの核を形成し、笑質的にWの成長が開始
するまでにはガス導入後からのラグタイムが存在すると
考えられている。従クて、下地の表面酸化換の脹厚や展
質の異なるam孔が同一基板上K存在する場合には、結
果的に同じWの涯込み展厚を得ることは困難となる。そ
こで、均一なF埋め込み属厚を得るためには,これら下
地の表面酸化換を取り除く必要があるコンタクトホール
の下地材質として使用されるドープしたS1や各種シリ
サイド等においては、下地表面の清か化方法としてAt
のように腐食を生ずるといクた問題がないことから、7
ツ酸(HF)あるいはフッイヒアンモニウムCNAF)
等の7ツ酸系溶液κよるウエットエッチング処理が行わ
れ表面酸化挾は堰り除かれる.しかし,このウエットエ
ッチング処理が行なわれた基板であっても、乾燥中ある
いはCVD装置く搬入するまでの間に表面酸化膜が形成
され、Wの埋込み膜厚が不均一Kなるという問題は解決
されない。これに対して、スパッタエッチング処理とW
成膜を連続して行えば,F成膜前のコンタクトホール底
部下地表面に酸化換を形成することはないが、先κAt
配線上スルーホールの所で述べたように、選択性が低下
するといクた問題が生じてしまう。
本発明の目的は、rr−1!!択CVDを代表とする選
択CVDによる微細孔穴埋め法において、微細孔下地を
清浄化するための処理を行クても逃択性が低下しない方
法及び装置を提供することにある。
〔課題を解決するための手段〕
上記目的は、Wの選択CVDによるスルーホールやコン
タクトホールの穴埋め方法Kおいて、1−(1)  微
細孔底部下地表面の清浄化処理(表面゛酸化物層等の除
去処理) 1−(21  上記清浄化処理によって活性化した絶縁
膜表層部の安定化処理 1−(5)  IF6ガスと還元ガス(B雪, SiB
4  等のシラン系ガスの単独あるいは混合ガス)を用
いたFの選択Ci’DIICよる微梢孔への*X穴埋め
処理 の5つの処堆を順次行う、あるいは先の2つを同時に行
ないその後に5つ目の処理を行う、すなわち 2 −(1)基板上の絶縁展表面の活性化を伴わない微
細孔底部下′RA表面のff浄化処理(!!!面酸化物
層等の除去処理) 2 − (21J#,ガスと還元ガス(H!,S寡九 
等のシラン系ガスの単独あるいは混合ガス)1k用いた
Wの選択CVDによる微細孔への金属穴埋め処理 02つの処理を順次行う、あるいは,微細孔下地材質と
清浄化処理K用いるハロゲンガスの種類の組合わせによ
っては、清浄化処3iIAKよって発生した下地を腐食
させる物質が基板に残貿することかあるため、 5−(11基板上の絶#.膜表面の活性化を伴わなt1
微細孔底部下地表面の清浄化処理 (表面酸化物層等の除去処3!!) S−121上記清浄化処理によりて発生した微細孔底部
下地腐食成分の除去処理 (腐食防止処理) 5  (51 F Fsガスと還元ガス( E, , 
SiH,等のシラン系ガスの単独あるいは混合ガス)を
用いたFの選択CVDによる微細孔への象属穴埋め処理 の5つの処理を順次行うことKより達成される.上記の
処理のうち1−(11に関しては、Aヶ等の不活性ガス
によるスパツタエッチング処坤を用いることができる。
また、1 −+21の安定化処理については、Cl, 
, BCIB , CCt,  , C@Cl4 , 
SiCl4, Nろ,SF,e SiF. 等のハロゲ
ン系のケきカルエッチング用ガスの単独あるいは,4y
等の不活性ガスとの混合ガスのプラズマ処理によりSi
リッチになり活性化Lた絶縁展表面の改質を行うことか
でぎる。
また、1一伐10安定化処楓として、泰板をNl(純ガ
スあるいは微輩のO,を含むもの)雰囲気中で加熱する
処堀も別の方法として用いることかでぎる。
さらκ,上記1−(1)と1−121とを同時に行う2
−(1)に関しては上配1 −(2)の安定化処理K用
いるCl, , BCI, , CCI, , C,C
t4 , Si(.’l, , NF1,CF4 , 
Cm?@ , SF@ , Si14等の/% 13グ
ン糸ノケミカルエッチング用ガスの単独あるいはAT等
の不活性ガスとの混合ガスのプラズマ処理により、絶縁
腺表面の活性化を伴うことなく倣鯛孔紙部の下地表面酸
化展の除去を行うことができる。この同時K行う場合の
エッチング菫は、先の1 −(21の安定化処理Kおい
ては表面層の僅かな改質だけ行クた(7)K対L,1−
(1)のスパツタエッチング意に相当するエッチング菫
だけ必要となる。これか従米のように,4yガスのみの
プラズマを用いてArイオンによるスパツタエッチを行
った場合には、先K述べたようκ元素のスパツタ収率の
違いにより、絶縁m表層部がSiリツチとなり活性化し
てしまうが,ハany’冫ガスのプラズマでは、例え部
分的にSiリッチκなクても即座にハロゲンイオンある
いはラジカルKより51リッチな部分が除去され,最終
的κ絶縁g表面が活性化することはない。むしろ,lI
A縁換の成膜時K形成された欠陥等K由来する,5!リ
ッチな活性部分が除去されることによりW成換時の選択
性が処理しない場合よりも向上する。ただし、微細孔底
部の下地材質と清浄化処理に用いるハロゲンガスの徳類
の組合わせによっては、清浄化処理κよって発生した下
地を腐食させる物質が基板K残留することがある。即ち
、微細孔底都の下地がAt配胞である場合には、塩素系
のハロゲンガスを用いると、W成PA後に基板t大気中
に取り出した除、大気中に含まれる水分と反応してAt
配嶽を腐食するような,itcts等の物實が残貿する
ととくなる.従クて,この場合には、清浄化処理後に防
食処理として、残留した塩素の除去処理が必要となる。
また、同じ八〇ゲン系ガスであってもWを形成する前の
微細孔底部の露出表面K!!4留物を残さない様に考慮
すると、塩素系ではCl,あるいはBCl,、7ツ系系
ではNF.を用いることが好ましい。
また、防食処理としての*a孔底部下地腐食成分の除去
処理は、基板K残貿した腐食物質をプラズマのイオンあ
るいはラジカルでたたぎ出す,あるいは下地表面に薄い
保護膜を形属するためにO黛プラズマ処理あるいはフッ
素プラズマ処理を行う。
もしくは、基板加熱を行うことにより残貿した腐食物質
を揮発させる加熱処理を行うことも防食処理として有効
である。
さらに,  1 −(5) x 2−(21# s−(
slのF選択CVD処理については、選択CVD用とし
てセットアップされたCVD反応容器内でTI’F−と
H,あるいは.5寡#,等の還元ガスの混合ガスを加熱
した函板上に流す1段CVD法を用いること、あるいは
,IF●単独もしくはAt”等の不活性ガスで希釈した
ガスを流した恢s ’F@と上記還元ガスを加熱した基
板上IC流す2段CVD法を用いること、またはWF●
とH!を流した恢1F’F,と他の還元ガスを流す2段
以上oCVD法等を用いることによって達成される。
還元ガスとしてはH, , SiH4, Si,H.,
 BH@ ,尻等を単独あるいは組み合わせて用いるこ
とかでぎる。
本発明で用いるケミカルエッチングガスのプラズマ処理
装置では、通常行なわれているように高周波(好ましく
はtokhz以上)でプラズマを発生させる.但し、プ
ラズマを発生させた際、処理チャンバ壁等をスバツタし
、ウエハ上に金属汚染物が付漕するとその後のF−CV
Dにおい℃、そこを核にWが成長するため、選択性の低
下を招くことがある。したがって、プラズマ処理装置と
しては、高周波をプΩツ中冫グキャパシタを介して電極
に印加する時、基板が負に帯電するいわゆるカソードカ
ツプリング方式とし、かつ、基板表面に近接し、金属汚
染源となる部分は石英板でおおうような構造とすること
か本発明の効果を発揮させる上でX喪である。
〔作用〕
上記した微細孔底部下地の清浄化処坤は、下地表面K存
在する敗化換やエッチングプロセス、レジスト除去プa
セス等の微細孔形成のための前駆プロセスにおいて残存
した百機物残渣をスパツタエッチングという物埋的処理
によりて城り除ぎ、下地を清浄化して微細孔底部におけ
るコンタクト抵抗を下げる作用を有する。また、MAa
shの安定化処理は、上記処理によりて生じた絶縁膜表
層部の51遊離基準等の活性化した部分を、ハロゲン系
ガスのプラズマによって後先的に取り除くことにより、
後続の選択CVDにおいて杷縁膜上κFが形成すること
を防ぐ作用を有する。
上記,清浄化作用および絶縁膜表面の安定化作用を以下
の笑験データにより確認した。表1に示したサンプルを
作成し、X〜光電子分光(ESCAまたはxps)H置
によりArスパツタエツチによるsio,表面活性化お
よびCl,プラズマによる表面安定化作用を調べた。先
ず、表面におけるSiとOの含有比( 0 /Si )
を求めた。これを表2K示す。なお,これらの値は全て
2.0以上(即ちSiOtよりも表面がOリツチ)とな
っているが、これは、分析前にサンプルを大気にさらし
たために吸看した08を含んでいるためである。表2か
らわかるように, ArスバツタにおいてはOの方が5
iよりもスパツタXIg:J率が高( , ATスパツ
タエツチ処理品サンプル(φ2)は結果的に表面が無処
理サンプル(φ1)に比べ5iリッチになっている。こ
れに対し,Cl,プラズマ処理ではCl −1− (あ
るいはCl原子等のラジカル)が先ずSiをアタックす
ると推定され、Cl,プラズマ処理サンプル(ナ5)で
は結果的に弐面が無処理サンプル以上にOリッチになっ
ている。さらKより詳しく検証するため、S iO,表
面におけるx臓入射角が50°および90°の時のSi
2pビークのスペクトルを求めた。これを第15図から
纂15図に示す。X@の入射角が浅い程、より表面層に
近い情報を示しており、また、安定なSi −O結合が
切断され未結合SiやSi−Si結合が生ずると低エネ
ルギー側にケミカルシフトする。無処理のSin,表面
では30°と90°においてピークが全《一致している
のに対し, Arスバツタではより表層部である5Ω0
のビークKおいて低エネルギー側κシフトしブロードに
なっている。一方, Ct,プツズマ処理な追刀口した
ものでヲマ無処理と同様に殆んど変化がないことから、
Afスノ{ツタによりて生じた未結合5iや5i−Si
結合を取り除t1だと推定される。より表層部である3
0°のピークを上記のサンプルで比較したものを第16
図に示す。これよりCl,プラズマ処理Kより安定化処
理作用力’h43%1ていることが分かる。詳細に見る
とCl,プラズマでのピークは無処理のものよりも若干
シフトしているが、これはo 7si含有比のデータを
考慮すると、逆に未納合OあるいはQ−0結合が生じて
%−1るためKケミカルシフトしたと予測される。さら
K,本発明における前処理がAt表面κ与える影響を調
べるため、ESCAによるF/At界面における深さ方
向プロファイルもXめた。表IK示したサンプルに対し
得た深さ方向プロファイルを纂17.18図に示す.界
面のノ1ロゲン(FおよびCt )を感匿良く脚べるた
め,lの成膜温度を実際のプロセスで行う温度(450
℃)よりも低ク(570℃)して成属したが、Cl,プ
ラズマ処理を行クてもW/At界面に残留するCtは検
出感度以下であクた。
また,11’/At界面K残貿するOは,4rスノ{ツ
タエツチκより低減していることが確脳された。以上C
l,プラズマによりてSin,表面の安定化作用を示し
たが、NF,プラズマを用いても全く岡様にsho,表
面の安定化効果が得られた。また. N*′!iI.囲
気中での基板加熱Kおいてもs io,表面の安定化作
用がESCAで確認されたが、九kより未結合別あるい
はSL−Si結合を取り除くことは考え線( , Si
−N結合が検出されなかクたことから、Nt中に含まれ
る極微量のO,がSiあるいは5i−Si結合を散化し
た,もしくは5i−NM合に変化しても検出感夏以下で
あったためかと予想される。用いたN2ガスは5N以上
のものを使用したが、配管からのリークがあクた可能性
もあるため、いずれかは判断できない。
以上,清浄化処理と安定化処理を}′@次行なう方法に
おける作用効果を述べたが,ノSc!ゲン糸ガスプラズ
マ単独でも物理的なスバツタエッチング効果も有するた
め、安定化処理と前浄化処理を同時κ行うことも可能で
ある。このUArQ&の不活性ガスを混合させることに
より物理的なエッチングの効果(清浄化作用)を萬める
ことができる。大過剰の不活性ガスに対し微量の/SO
ゲン系ガスの混合ガスのプラズマであクても、プラズマ
中のガスやイオンとの衝突等によりエネルギー移動か行
なわれ,化学的なエッチング作用は失われず、物理的な
清浄化作用と絶縁腺の安定化作用は同時に進行する。さ
らに、上記清浄化作用を以下の実験データにより確認し
た。5iウエハに電子ビーム蒸涜法忙よりA’*Os 
(アル叱ナ)膜を形成したサンプルを用いs AGOS
の初期膜厚および各植ガスのプ2ズマ処理′を行クた後
の換厚をエリブンメータにより側定し、各種ガスプラズ
マにおけるエッチングレートを真べた。笑威データを褐
12図K示す。
ATガス単独のプ2ズマであるArスノ{ツタエッチと
、これに少量のNF,ガスあるいはCl, , BCl
,ガスを添加した混合プ2メマとを比収すると、同一圧
力下でも添馴した場合の方がArガス単独よりもエッチ
ングレートが大きくなる。これは、物理的な効果に加え
て化学的な効来が作用しているためと考えられる。籍に
、NF,を11r’S刀ロしたAデ/ NF,混合プラ
ズマおよび, BCらを添那したAr / BCl,混
合プラズマではAτスパツタエツチの約6lrl!とエ
ッチングレートが大きくなり、化学的な効果(ケミカル
エッチング)が支配的に作用していることがわかる。
また、微細孔底部下地材質がAt配縁(微貸のSiやC
P等を含む場合もある)であり、清浄化処理κ塩素系の
ハロゲンガスを用いると,WJAK後に基版t大気中に
取り出した除、大気中に含まれる水分と反応してAt配
臓を腐食するようなAICI,等の物質が残留すること
になるが、微細孔妊部下地腐食成分の除云処理(腐食防
止処理)は、上記藺食物質を基板な大気中に取り出す前
に取り除き、基板を大気中に取り出しても腐食が起こら
ない様にする作用を有する。1j[孔底部下地の腐食は
、断臓等を引き起こし%製品の侶籾を著し《低下させる
ことになるため、腐食を防止することは極めて恵喪とな
る@ これらの前処理を後クた俊、WF6とH,あるいはS可
,等の還元ガスを用いた選択CVDを行なうことにより
絶縁展上には全くWを形成することなく,微細孔底部下
地上のみに下地との反応あるいは還元ガスとの反応Kよ
りlが成長する。すなわち,迦択CVDプロセスは微細
孔のみをWtt埋め込み平坦化する作用を有する。なお
,本発明で用いる微動孔下地とは、AtあるいはAtを
王成分とする配一層、ノンドープおよびドーピングされ
たSLIfIIsMoS番, , iFsi!, Ti
S’x # PtSiあるいはTijf’等パリア層で
、FF,が直汲反応するあるいはその下地上で還元ガス
が吸層解離してFF6を還元させる様な下地全てを指し
℃いる。また、絶城腺とは,熱酸化展、熱室化換、ps
G,BpSG、プラズマ酸化展、プラズマ室化換寺の#
I愼絶縁換、あるいはBOG%PIQ等の有機絶縁課等
LSIK便用される全ての絶縁膜を指している。
〔夾施例〕
以下、本発明の5A施例について、5つの場合に分け図
面を用いて胱関する。先ず,本発明のスルーホールへの
F選択埋込み方法のうち、前処理として,4rスパツタ
エツチを行クた後、ノー1c1グン系ガスのプラズマに
よる絶縁展表面の安定化処理を行クたものを(笑施例1
−1〜1−6)に示す。久κ、スパツタエツチ後の絶縁
展表面の安定化処理を大気圧Nバ純ガスあるいは微量の
O!を含むもの)中での熱処理によりて行クたものを(
実施例2)に示す。久K,前処理として,4rとノSt
:xグン系ガスの混合ガスのプラズマエッチング処理を
行クたうち、フッ素系のノ・aグンガスを用いたものを
(実施例5)κ、塩素系のノSaゲンガスを用い防食処
理も行クたものを(実施例4−1 . 4−2 )Ic
示す。最後に,コンタクトホールへのW選択埋込み方法
として,前処理に,4rとハaゲン系ガスの混合ガスの
プラズマエッチング処理を行クたものを(笑施例5)に
示す。
(笑施例1−1) m1図は、本発明におけるスルーホールへのW埋め込み
方法のうち前処理としてArスパツタエッチングを行っ
た後, Ct,のプラズマによる絶祿換表面の安定化処
理を行クたもののプロセスフ12 一を示すものである
。第8図は、本発明に用いた穴埋めの選択CVD装置を
示している.第8図を参照しなから纂1因によク災施例
を説明する。第8図のロードロック文1に基板9を収置
した恢、α一ドαツク呈1を真空排気する。1ロー”T
orr  程度まで真空排気した仮、同室内にあるラン
プヒータ(図示せず)で基板9を2ao ’C程度K加
熱し、基板9に付増した水分を焼き出す。加熱中に基板
9からの水分焼ぎ出しによるa−ドロツク室1内の圧力
上昇が停止(約2分経過後)するのを確認した後、加熱
を停止し、ゲートバルブ4,5を開放し基板9をスパッ
タエッチ室5K基板搬送惧栴(心示せず)により搬送し
設置する。このスパツタエツチ嵐5はあらかじめ10″
″’Torr  程匿までクライオポンプ(図示せず)
により真空排気しておく。また,スパツタエッチング時
の威化を生じさせない休スパツタエツチ室3のリークレ
ートは1Q−”Torr,l/ sec以下に抑えてお
《必要があるが、この値は少なければ少ない程好ましい
。このスパツタエッチ嵐3は基板9だけを清浄化し、ス
パッjエッチ室5内壁や電極8からの金属汚染等が基板
9 K{tffiせぬ様、基板14ll竃極8はカソー
ドカツプリングとし放電中は基板側に負電位のノ{イア
スが印加され放電中のイオンがスノ{ツタエッチ室3内
壁を極カスバツタせずカンード竃極8i111にある基
板9だけをスバツタするようK構成されている。
また、このカソード電極8には、基板9外周の電極8露
出部からの金属汚染を極力抑えるため石英カバー(図示
せず)を設けている。基板9のスパッタエツチfi5へ
の搬入に伴うゲートパルプ5の開放κよりスパツタエツ
チ塞5内の圧力は若干上昇するが、基板9設t後にゲー
トバルプ5を閉じると瞬時K元の圧力まで回復する。こ
れを確誌した後、,4rガスをスバツタエッチング室5
に導入する。次いで、高周波電源15Kよりスパツタエ
ツテ呈5内のカンード電極8に高M1氏竃力を印加し、
放電させArプラズマを発生させる。F9T定時間の間
放電させた後、一旦高周波の印加を停止した後Cl,ガ
スを導入し、再び放電させCl!プラズマを発生させる
。所定時間の間放電させた俊, ATガス、Cl,ガス
の導入および高周波の印加を停止し、放電を停止する。
スバツタエッチング宣5内の圧力が再び10−” Ta
rr程度に回復したこと’vlRim恢、ゲートパルグ
5を開け、基板9を予め1o−i 7orr以下KX窒
排気してある成展宣2に基板搬送a構(図示せず)によ
り搬送する。基板9を成農意2K搬送.設置した後、ゲ
ートバルプ5を閉じ、Arを基板9裏面側に導入し、成
展宣2内の圧力が徐々に上昇し始めるのと同時にグート
パルプ4を閉じ,H意ガスを成換嵐2K導入する。成換
嵐2において、基板9は基板却熱用ハロゲンランプ6に
より石英窓14を通して赤外蛛を受け所定温度まで加熱
される。基板加熱用ハロゲンランプ6のパワーは、石英
窓14と基板9義面の間に設直された熱電対7,および
フツ化カルシウム( Ca^) 窓1511して基板9
表面から放射される赤外組をモニタし1基板9温度を測
定できるように設置された赤外放射温度計10&′cよ
って一ントQ−ルしている。また、成換室2内壁は水冷
し、基板9面を除く成膜室2内壁の温度は基板9加熱時
にも笑質的に成膜反応が進行しない十分な温直まで(約
120℃以下K)下げてある。基板9が所定温良まで加
熱された後、H,に加えV/F●を導入し、Wを選択成
長させる。所定展厚まで成長させた後、E,,WF6の
導入を停止すると共K1基板加熱用ランプ6を消灯させ
真空排気する。ゲートバルブ4を開け基板9をa−ドa
ツク室IK搬送する。ゲートパルプ4を閉じ,N,を導
入リークさせ同時K基板9を冷却させ、ロードaツク呈
1内圧力が大気に到達した後基板9を取り出し、Wの穴
埋め処理を終了する。
上記プロセスにおける処理条件の1例を、他の夾施例と
共に表5の(笑施例1−1)の欄に示す。
なお、基板とし℃は、下地At配巌22上にプラズマc
VDqyfcより、Si 4板21上K sio,y2
sy形成した彼、ホトエッチングにより1μm角の微細
孔(深さ1.2μm)を多数個開口させたテスト用基板
を用いた。帛9図{α)K第1図の処理をする前の基板
の微細孔(スルーホール部)の拡大断面図を示す。m9
図μ)Kおいて、21はS番基板、22は下地At配稼
、23はグ2ズマ,5&0,膜、24は開口都のAl配
森上の表面酸化換である。纂9図lb)κ,4rスパツ
タエツチ処理を行なった後のスルーホール断面図を示す
。第9図IA)においては、纂9図−1に見られるAt
表面酸化換24は取り除かれ、スルーホール側壁に,4
fKよクてホール底部からのリスパツタして付層した薄
いAt膜25が見られる。また、前述したようκ, s
io,表面にはATスバツタKより活性化したSL遊離
基あるいは,5& − Si fi!r合を含むStリ
ッチな表層部26が存在する。第9図#plにCl!プ
ラズマ処理を行なクた後のスルーホール断面図を示す。
第9図(C)κおいては%第9図TAIに見られるS&
0,表面の活性層26は取り除かれている。易9図(d
) K W埋め込み後のスルーホール断面図を示す。
1g9図(dlにおい【は、At配祿22上Kif接W
膜27が成艮し,スルーホールが埋め込まれている。こ
の時、W腺はホール底部と側壁部と四時κAtを核に成
長するため、1μm口 径のスルーホールtic対L,
約0.5PのW成長膜厚で埋め込みが完了している。
次に、本発明におけるF換による穴埋めな笑施した基板
について、選択性および微細孔導通部のコンタクト抵抗
について評価した。これらの結果は、後述する他の笑施
例および比較例の結来と合わせ表4K示す。選択性Kつ
いては、1μnJF’埋め込み後の基板9を九字鵡微鏡
の倍4を2000  倍にして暗視野において覗察し、
ある憤域における杷縁換CS’0*)上く形成された#
7粒の個数をカウントして単位面積当り(ここでは1 
cm” )の個数として換算した。用いたテスト用基板
には約200万個/Cがの凹度でスルーホールが開いて
おり、大体の目安として例えばSin,上のW粒が10
0・ill/cw”の場合には、平均的にはスルーホー
ルが2万個存在する領域のs&o,上K1個存在してい
るという具合である。選択性の良否を上記の観点から0
(50個/C一)〜x×(全面成換)に分朔したが、こ
の夾施例κおいては極めて良好であった。また、導通評
価につい【は、上記テスト用基板がW穴埋め後に上層A
t配疎を形成すると,4000〜20 万個連続スルー
ホールチェーンの直列抵抗が測定される塊になク℃おり
、At配線抵抗分を引いた抵抗値をスルーホールの数で
割りだものをW/At界面部におけるコンタクト抵抗と
した。本実施例においては, 0.10〜0.15ν−
0とAtρl 界面部の一冫タクト抵抗の約2〜S倍と
極めて良好な値を示した。この値は、475℃,90舶
熱処理後においても殆んど変動がなかクた。
(夾施例1−2) (!M例1−1)と同一の装寛、基板を用い,スパツタ
エツチ, Cl,プラズマ連続処理を行クた後、一旦大
気中に基板1r:取り出し、再びWの成腺処理以降を(
実施例1−1)と同じ条件で行った(表5の案施例1−
2参照)。本実施例は、高真聖中( 10−l7orr
以下)での搬送による連続処理を行った場合と行わない
場合を比較するために行クた。表4の実施例1−2に示
したように選択性に関しては、(夾厖例1−1)と全<
lEj程尻で極めて良好であったが、導通評価において
,W 7A1界面部の;冫タクト抵抗が(実施例1−1
)と比較して約5Wt程度扁くなクた。また、1μmの
埋め込みに要する成膜時間が(実施例1−1)K比べ【
やや長《必景とした。これは、一旦大気中に基板を出し
た時に、スルーホール底*Km出した,4l表面に自然
酸化膜が形成されたためと推定される。
即ち,界面抵抗が増大するのは界面残貿Oの増加κよる
ものであり,成換時間を長く必要とするのは、W成換初
期での核形成時間か負いためと考えられる。この結果に
より導通脣性の観点からは実施例1−1のような連続処
理の方が好ましいが、MOS系のLSIのように、導通
抵抗の要不仕様がバイボーラLSI程厳しくないものに
ついては一本夾施例のように前処理と辿択CVDを不遵
?IfcK行クても本発明の前処理方法が選択性向上に
ついて十分効果があることは言うまでもない。
次K(実施例1−1)および(夾輻例1−2)の効果を
より詳細に確昭するため、以下に5つの比較例を示す。
(比較例1−1) (笑施例1−1)と同一の装置,基板を用い、a−ドa
ツク嵐1で真空排気、刀Ω熱した&, [*成膜呈2に
搬送し、無処理のままWの成換処理以降を(実施例1−
1)と同じ条件で行クた(我3参照)。これは, Ar
スバツタ前処理の効果を確認するために行クた。選択性
に関しては、(実施例1−1)よりも若干低下し,コン
タクト抵抗に関しては(実施例1−1)K比較して約2
桁以上高い値となった。また、1μmの埋め込みに要す
る成膜時間も2@以上艮くかかった(表4参照)。本比
較例の方が(実施例1−1)より選択性が若干恐い理由
として、スルーホール形成(ホトエッチング、レジスト
除云工@e)時に絶縁膜上を金属汚染したものが僅かな
がら残貿していること、あるいは,杷線膜(プラズマS
LO,)g膜時K既にSi遊離基あるいはSi−Si結
合をS*0,表面に僅かながら形成していることが考え
られる。いずれにしても、用いたテスト用基板表面に元
々そのような活性部分が存在している場合でも、この活
性部分に対しても上記C!,プラズマによる安定化処理
の効来があることが確認された。コンタクト抵抗および
成腺時間については先にも述べたように, At表面に
存在する表面峨化換に起因するものと考えられる。ただ
し、先に述べた公知例では.F成換温度を580 ’C
以上にすると良好な導通(0.3〜0.7Ω/μrnc
′)が得られているのに対し、本比較例では450℃で
Wを成膜しているにもかかわらず極めて高いコンタクト
抵抗値を示したのは、本比較例(本実施例も同じ)で用
いたテスト用基板がAt配線の腐食を抑えるためKスル
ーホール形成のエッチング工程の最後&ICO,プラズ
マκよる,4l表面酸化膜形成工程が入っているためで
あると考えられる。即ち、先の(実施例1−2)で示し
た様に、単なる大気中で形成されるAt表面自然酸膜の
場合には比較的良好な導通が得られるのに対し、O,プ
ラズマによって形成されるAt表面酸化膜は農淳も換質
も自然酸化換と比較して強固に除去され難いものである
と考えられる。
(比較例1−2) (実施例1−1)と同一の裂直、基&を用い、Cl,プ
ラズマKよる安定化処理だけ行なわずに他は(災施例1
−1)と同じ条件で行クた(表3参照)。この比較例の
プロセス7a一図ヲ,f% 7 図IC示す。これは、
先の本宛稠の効果の部分でも述べたが, Atスバツタ
エツチ処理κよって活性化したSin意表面にF成膜を
行った場合Kどのような結果が得られるかを確認するた
めに行ったものである。
予想通り,著しく選択性が恐く成換時間1分経過時で既
K全面成展となってしまい,導通評価も行うことが出来
なかクた(表4参照)。
(比較例1−5) (夷施例1−1)と同一のtit.基板を用い、上記(
比較例1−2)に対してスバッタエッチ処堆後,一旦大
気中に基板を取り出し、褥びWの成換処理以降を(比較
例1−2)と同じ条件で行クた(表5#照冫。これは、
大気中のO,にょる酸化だけでもsio,表面の安定化
作用が働くことが予想されたためである。この選択性お
よび4通評価結果を表4に示す。違択性は(比較例1−
2)に比べるとかなり良くはなって全面成腺は起らない
が、笑用的なレベルでの選択性は得られない。また、コ
ンタクト抵抗も一旦大気にさらしてA!表面に自然戚化
誤を形成した分だけ(実施例1−2〕とほぼlfl程度
に(実施例1−1)よりも高くなってぃる。
次K1さらにCl,プラズマ処理の条件を詰めるためK
以下に, Ct.プラズマ条件の異なる災h例(夾施例
1−5〜1−6)を示す。
(笑施例1−s,1−4) (笑施例1−3、1−4)では表5に示すように夫々(
実施例1−1)のスバッタエッチ呈3内背圧を1桁と2
桁低下させて行クた。これは、人為的に大気をテヤンパ
内へリークさせて背圧を調整したが、大気中の水分( 
H*O) a e累CO*)寺がCl,プラズマκ混入
することによる影響を確認するために行った。Cl,プ
ラズマ条件および選択性、導通評価、光学顕微鏡κよる
外観評価等を表6に示す。これらの超果から選択性に対
しては全く影響は与えないものの、背圧を低下させるに
従い、配線の一部に変色部が発止しコンタクト抵抗も上
昇するという結来が得られた。
この理由を探るため、Atべ夕膜に(実施例1−4)と
同一条件でCl,プラズマ処理を行クた後lを200 
i成展したサンプル表面をSENで観察す,るとともK
r7At界面部の元素分析をESCAの深さ万向プaフ
ァイルで調べた。
その結果、At表面K著しい凸凹(表面荒れ)が生じ、
また,g19iに示すよ5にW/At界面κCl7は検
出されなかったものの多量のFが残留しているのが観測
された。即ち、大気中のH,OやO,等のリークκより
Ct,プラズマに何らかの影響を与え, At表面に著
しい荒れを生じさせ、rH膜中KFF’/Alfj−面
からI”laけs<させて、W/At界面部のコンタク
ト抵抗を上昇させたものと考えられる。上記の結果から
, Ct,プラズマ処坤は十分な背圧下( 10−” 
Torr以下)で行なうことが好ましいことが示される
(実施例1−3、1−6) (実施例1−5)では表5に示すように(笑施例1−1
)のCl!プラズマ条件におい’C、RFの投入パワー
を1桁上げ、エッチング駕もそれに伴ない20倍以上増
やし、また逆に、(実施例1−6)では,RFの投入パ
ワーを275K下げ、エッチング量も1A以下とした。
これらの災施例における評価結果等を表6に示す。上記
、いずれの場合においても選択性に関しては極めて良好
な結果が得られた。嶌くべきことK,Cll,2ラズマ
Kよる安定化処理では、Sin,表面エッチング孟にし
て1A以下であク【も十分な安定化効果が得られたこと
である。一方、導通計価およびSENによる断面観察評
価において、(夾施例1−5)のサンプルκおいて、下
地A!配絨に膜ベリが観測され、コンタクト抵抗も(実
施例1−1)に対し2〜20%と増加した。これは, 
(::l1プラズマによるSin,のエッチング麓が7
OAであっても, Atに対してはそれよりもかなり速
くなクていること、また、SENでは確認できなかつた
が、高いRFバワーのCl,プラズマにより少なからず
At表面にダメージ(表面荒れ等)があクたものと推定
される。一方、RFパワーを(実施例1−1)よりも下
げた(実施例1−6)ではコンタクト抵抗は実施fIl
1 − 1と同様非常κ艮好であった。
(笑施例2) 纂2図は、本発明におけるスルーホールへのF埋め込み
方゜法のうち、絶縁展表面の安定化処理を大気圧のN,
雰囲分中で基板加熱処理κよク【行クたもののブaセス
フa一を示す。(夾施例1−1)と同一の装置、基板を
用いて行ったが、(実施例1−1)と異なる点はスパツ
タエッチング呈Sにおいてlrスバツタエツチ処理を行
クた後、成換塞2に搬送し成M塞2Kおいて、大気圧の
為雰囲気中で基板加熱処理を行うことにより絶縁属表面
の安定化処理を行うことである。(実施例2)で行クた
処理条件および評価結果を表3、4に示す。
また(英施例2)Kおけるスルーホール断面での埋め込
み経過を示す拡大図は,(実施例1−1)における第9
図と全く同様である。
表4から分かる様に、無処理の場合と同等の選択性を罹
保して,かつ良好な導通特性(コンタクト抵抗)を示し
ており、本5A施例Kおい℃も、ホール内表面の清浄化
および絶縁fa表面の安定化効果が発現していることが
明らかである。なお、本爽施例では、500℃, 2m
inのN,処理を行なったが200℃以上の温度で選択
性向上効来が見られた。
マタ、Arスバツタエツチ処理κよる絶縁誤表面の変質
の程度が大きい場合Kは、必要に応じ、処理温度を高く
するか、あるいは飽埋時間を長くして処理することκよ
り十分な効果を得ることかでぎる。
(5A施例S) w.3図は、本発8AKおけるスルーホールへのW埋め
込み方法のうち、前処理としてNF.をArK添210
Lてプラズマエッチングすることにより、絶縁展表面の
活性化を伴わずにスルーホール底部のAI配嶽上の酸化
膜や汚れを除去する清浄化処理を行−v t, 4のの
プロセスフローを示すものでアル。
(冥施例1−1)と同一の装置、基板を用いて行クたが
、(実施例1−1)と異なる点は、スバツタエッチング
N5におい′cArとNF,を同時に導入し、一回のプ
ラズマ処理で前処理な行うことである(表5参照)。(
央施例S)で行った処理条件および評価結果を表4に示
す。また(5A施例5)Kおけるスルーホール断面での
埋め込h経過は(笑施例1−1)で示した第9図とほぼ
同様となクた。ここで(実施例1−1)と真なる点は,
先に述べた様K第12図に示される,4l@化属(Al
,ら)のエッチングレートがAデガス単独とNF.を癌
加したもので大きく違い、単なる物埋的なスバツタでは
なく、化学的なエッチング作用を用いていることである
。このメカニズムは,NF,のプラズマ中に発生したラ
ジカルがAt, 0,を匣接エッチングしている可能性
もあるが、むしろ、40Bが一旦AIFsに変化し(フ
ッ素置換反応),AIF,の方がAt,0,よりもスバ
ツタされ易いため結果的に、Nロを癌加することにより
エッチングレートが増大するとした方が自然である。た
だし、オーバーエッチング時にスルーホール底部に露出
するAtに対しては、C!のようなエッチング作用がな
いため、第61EIAIKおいて示した14ll壁への
At付層が生じ、Wによる埋め込み時には($.施例1
−1)と同様に第6図μ}のような埋込み形状となる。
選択性、コンタクト抵抗のいづれκおいても本実施例K
おける結果は、(実施例1−1)の結果と同等で極めて
良好である(表4の実施例5#照)。本冥施例κ示した
様にAt−tic添加するノSaゲンガスとしてフッ素
系ガスを用いた場合には、次の(笑施例4)で示す塩素
系ガスにおけるAtの腐食は全く起こらない. (実施例4−1) (実施例1−1)と同一の装置、基板を用い、Ar/ 
Cl,混合プラズ▼、O,プラズマの連続処理を行った
後、Wの成膜処理以降を(実施例1−1)と同じ条件で
行った。(表1の実施例4−1参照)。
本冥施例はプラズマエッチングガスとしてフッ素系ガス
(A’Fs)の代わりに塩素系ガスCC’鵞)を用いた
場合の一例として行クた。ww4図κ(実施例4−1)
を行ったプロセスフa一を示す。また、(実施例4−1
)におけるスルーホール断面での埋め込み経過を表す拡
大図を第10図K示す。ここで(実施例1−1)と異な
る点は,At表面清浄化処理Kおいて単なる物理的なス
バツタではなく、化学的なエッチング作用を用いている
ため,第10図(Alでは#!9図(AI Kおいて見
られた側壁にリスパツタしたAt膜は観察されず,結果
的KFの埋め込み形状も[10図(C) K示される様
にスルーホール底部からのみWが成長した形状となる。
この方法を用いた場合、Fを穴埋めした後の平坦性は向
上するが、埋込むべきスルーホールの深さだけWの成長
膜厚を必要とするため、(実施例1−1)に比較して穴
埋めに要する時間が長くなる。また、本災施例で塩素系
ガスCC’*)を用いた場合には、(実施例5)でフツ
累系CNFs )ガスを用いた場合と違クて、清浄化処
理を行クた時KAICI,等のW選択CVDを行い基板
を大気中に取り出した際KAt配組を腐食させる物質が
基板K残留してしまう。
従v”CM7選択C V Dt行5 fmKAlcl,
 %(1)34食性物質を除去し、腐食防止処理を行う
必要がある。
(笑施例4−1)ではAr / Cl,混合プラズマを
行クた後、一旦放電停止, Ay H Clz導入停止
真空排気後K,0,を導入し、偽プラズマ放電を起こし
、基板なO,プラズマにκ号ことにより腐食肪止処理を
行った。表2の笑施例2に示したようK.選択性に関し
【は,(冥施例1)と全く同程度で極めて良好であクた
が、導通評価Kおいて、F /At界面部のコンタクト
抵抗が(夾施例1)と比較して約2倍程度高くなクた。
また、1μ扉の埋め込みに要する成脱時間が(実施例1
)K比べてやや長《必要とした。これは,0,プラズマ
処理を行クた時に,スルーホール底部に露出したAt表
面κ酸化膜が形成されたためと推定される。即ち、界面
抵抗が増大するのは界面残wOの増加によるものであり
、成膜時間を長く必要とするのは、W成膜初期での核形
成時間が長いためと考えられる。しかし,一旦At表面
に薄い酸化展が形成されても導通評価妨釆からも推察で
きる様κ、W成膜時の初期に以下の反応式により殆んど
F /At界面にO’l’A貿させることはないと考え
られる。
At,0, −1− 511’F.→S11’OF4↑
+2AIF.(41上記反応式のAIF,については、
フッ素系ガスのプラズマを用いた時にもAt表面に形成
される物質であり,導通評価結果から見ても特に問題K
なるとは考えられない.あるいは、W成展時の初期κ還
元ガスκよりFを引き抜きAt7r界面部に浅貿するF
を減少させている可能性もある。
(実施例4−2) (実施例4−1)とほぼ同様のプロセスであるが、腐食
防止処理とし【、0,プ2ズマ処理の代わりκ基板なC
VDリアクタK搬送した仮加熱処理を行クた。(表1の
実施例4−2参照)。本夾施例は、笑施例2と同様にプ
ラズマエッチングガスとして塩素系ガス((:”,)を
用いたが、腐食防止処理として異なる方法を用いた一例
として行った。
WL5図は(実施例4−2)を行ったプロセスフa一を
示す。
(実施例4−2)では、At / Cl2  混合プラ
ズマを行った後、(実施例3)と同様にして基板を成膜
寛2に搬送した後H,ガス中で450℃の加熱処理を3
分間行クた。この加熱処理によりて,腐食性物質(AI
Ct,)を揮発させることにより、W成膜後に基板を大
気中に取り出しても腐食が起こることがなくなる。(表
2の実施例4−2)K示した様に選択性k関しては(実
施例1−1)と全く同程直に極めて良好であった。また
導通評価でははげ(実施例4−1)と同様の結果が得ら
れた.これは、加熱処理中に,4l表面が配管リークあ
るいは成膜旭中の残留酸素によって酸化したためと考え
られる。
第9図に示した様な(実施例1−1)〜(実施例!)K
よるスルーホール9tll壁からのW成長のあるW埋め
込み形状にするか、第10図に示す様な本笑施例(4−
1および4−2)におけるスルーホール底部のみからの
W成長によるf[め込み形状にするか、いずれを選択す
るかは、埋込むべきスルーホールのアスベクト比(ホー
ル深さ/ホール径のm類や、同一基板上κどの程度深さ
の異なるホールか存在するかどうかによると考えられる
即ち、アスペクト比の小さなスルーホールを(笑施例1
−1)の方法で埋込んだ場合、他のアスペクト比の大き
な同じ深さのホールをIfKfiめ込んた後でも十分に
埋め込んでいないとい5番態が生ずる。一方、著しく深
さの異なるスルーホールが同一基板上K存在し、これら
を(実施例4−1および4 − 2))の方法で埋め込
んだ場合、浅いホールは既に埋込んだ後でも深いホール
は十分に埋込んでいないという事態も生じてしまう。従
クて、スルーホールの種類によってこれらの方法を使い
分ければ良い。
また、スルーブットを向上させるためにF成膜の初期に
は、1F’/At界面部のコンタクト抵抗の低い380
℃以上での鵡還元を用い、薄いrHがスルーホール底部
全面K形成された後、導入ガスを代え基板温度を下げて
(250〜320℃),成誤速度の速いSzH,系の還
元ガスによるW成膜処理を行うことも可能である。ある
いは、MOS糸のLSIのように、それ程コンタクト抵
抗の要X仕様の厳しくない場合には、W成膜処理の初期
から成膜温度の低いS iE4系の還元ガスによるWg
涙を行うことも可能である。
さらに、本実施例ではホール下地の清浄化を行なうため
,エッチング量をzso,7としたが、10,2以下の
エッチング量でも選択性は無処理の場合より向上する。
すなわち、下地の清浄化処理とは切り離し″C Cl,
プラズマ処理κよる絶縁展表面の安定化処理を単独で選
択CVDの前処理に用いることで、選択性の向上効果が
あることは、丁でκ述べた結果より明らかである。
(実施例5) 纂6図は、本発明におけるコンタクトホールヘのW埋め
込み方法Kおい”CsArとNF,の混合ガスのプラズ
マにより、ドープされたSi,ボリSi,各種シリサイ
ド等の異なる下地が混在するホール底部の表面清浄化処
理と絶縁展表面の安定比処理を同時に行クたもののプロ
セス7a−ヲ示ス。
(実施例1−1)と同一の装置を用いて行ったが、(実
施例1−1)と異なる点は、先ずテスト用基板の下地が
異なり、プラズマ処理κ用いるガスをCl,からNF,
tic代えたことである。また、H,遁元F−CVDJ
ICおけるSiコンタクト特有の二ンクa−チメントや
ワームホールといクた問題を避けるため還元ガスにS 
iH4を用いた。
なお、この二ンクa−チメントやワームホールといった
現象については、前記したEC5日本支部第1回シンボ
ジクム(1988年冫「超LSICVD技術」予稿集.
第48頁から第65頁K述べられている。(実施例5)
で行クた処理条件および評価結果を表3、4K示す。ま
た、(実施例4冫kおけるコンタクトホール断面での埋
め込み経過を示す拡大図をドープされたSiT地を一例
として第11図K示す。第11図(α1において、28
は下地別(ル−5iおよびp”−s番)、29はBPS
G,50は開口部5Lの表面自然酸化展である。第11
図《α》はWc6図の処理をする前の状態であるが、コ
ンタクトホール底部表面酸化膜はあらかじめ希フツ酸溶
液( HF :H,0=1 : 99  )によるウエ
ットエッチングで一度除去してある。従って、スルーホ
ール底部にある酸化展は,クエットエッチング,水洗後
の乾燥からQ−ドaツク呈κ設置するまでの間に形成さ
れる自然酸化換だけである。第11図(j5JはArと
NF,の混合ガスのプラズマ処理を行った後の状態であ
るが、(実施例5)と同様、絶縁膜表面は安定化した状
態を保ち、第9図《b1(実施例1−1)に見られた側
壁Kリスパツタした下地材質の付層した膜(ここではS
i展)は!l!察されず、結果的kWの埋め込み形状も
第11図+CIに示される様にコンタクトホール底部か
らのみWが成長した形状となる。本実施例におけるFC
VDの還元ガスには、51B,を用いたが、F/S i
界面における接層性が悪いという課題を解決するためκ
、W成膜の初期には接層性の良いH,還元を用い、薄い
WIKがコンタクトホール底部全面く形成された後、導
入ガスを代え、成換速度の速いSiH,系の還元ガスK
よるW成膜処理を行うことも可能である。この方法にお
けるH,還元では、成膜温尻をS iH,還元と同じ2
50〜270℃程度Kすれば、先K述べたエンクa−チ
メントやトンネリングといクた問題を生ずることはない
。W1μmaめ込み後の選択性は,(冥施例1−1)と
同様、極めて良好である。これは、S&0,表面の安定
化効果が籍にハロゲン系ガスの檀類K左右されるもので
はなく、ケ電カルエッチング作用のあるものであれは十
分効果があることを意味している。ただし、下地との反
応性を考鳳すると、コンタクトホール埋込&Kおいては
NF,が特κ好ましいと考えられる。また,このF埋め
込みKよって形成されたW/Si ( s”) , M
7/SiCP”)*II’7 FSi, , #’ /
 pal y − 5i界面部の=ty//}抵抗も極
めて良好な値を示した。(n+はA#+を70KmVの
イオン打ち込みで5 X 10’/ c−ドーグしたも
の、P+はBF!+を60 KmVで1.5 X 10
’/ cm”ドープしたものである。)さらκ、従来の
課題で述べたような同一基板上に下地の異なるコンタク
トホールが混在した場合κ,Fの埋め込み換厚が均−κ
ならないという問題に対しても、本実施例κおいては、
下地表面酸化膜のない状態に連続してWを成膜したため
、均一なWの埋込み膜厚が得られ、本発明の有効性が1
1紹された。
上記、幾つかの本発明における夾h例を述べたが、本発
明は、上記実施例で示したI&置、条件にのみ制約され
ることなく、Wの選択成膜が可能なコールドウォールm
cVD成換虚と、金属汚染のないArスパッタエッチ処
理およびNFs, C’t!BCi,  等のハロゲン
系ガスが導入できるスバッタエッチ塞と両省間を基板の
真空搬送ができる搬送機構を有するF選択CVD装置全
てが処理条件を選ぶことにより使用できる。本実施例で
は、ハロゲン系ガスプラズマ処理を、スパツタエッチン
グ塞で行ったが、他の金属汚染のない方法、例えばEC
Rマイクa波プラズマ法等半導体プロセスK適用あるい
は適用検討されている方法を用いることができる.また
、本発明の実施例のうち、腐食防止処理として、O,プ
ラズマ処理,あるいは加熱処理t示したが、単に腐食性
物質を除去すれば良いのであって、例えば拡散炉を用い
て大気圧N!中高温放置等半導体プロセスに通用あるい
は適用検討されている方法を用いることができる。さら
に、対象とする選択CVDの系および金属も上記実施例
のIFF−一馬系あるいはIP.− SiH,系による
Wの選択CVDに限ることなく、遍択CVDを可能とす
るシステム、例えばMoFa一馬系、MoF6  S番
114系によるNoの選択CVD1アルキルAl′lk
涼科とするAtの選択CVDにも本発明が適用できるこ
とは言うまでもない。
〔発明の効果〕
以上述べ工きたように、基板上の絶縁換K基板下地の一
部を露出させるために設けた微細孔を金属の選択CVD
により穴埋めする方法において、本発明の方法、即ち、
選択CVDを施す前に当該下地に,ついて、予めATス
パツタエッチング下地クy 一=ング処理およびそこで
活性化した絶縁腰表面の安定化処理を順次あるいは同時
に施し、また場合によりては、下地の防食処理を施し、
処理後の下地金属を大気にさらすことなく選択CVD処
理を施すことによって、選択性が良好でかつ下地象属と
穴埋め金属間の界面抵抗の低い穴埋めを行なうことがで
きる。このことにより、微釉接続孔の穴埋めが必要なL
SIや11算機等の多層プリント板等の多層配煉の偏枳
性回上に寄与することができる。
【図面の簡単な説明】
第1図〜萬7図は本発明の方法によりスルーホー々また
はコンタクトホールなWで埋め込む時の選択CVDVc
おけるプΩセスフロー図、!@8図は本発明の実施例で
用いたCVD=jij4置の構成図、鵠9〜11図は本
発明の方法によりスルーホールまたはコンタクトホール
なFで埋め込む過程を示す部分拡大図、第12図はAT
スパツタエツテ, Ay/ NF,混合プラズマ、Ay
/Cl*%冶プラズマおよびAr/HC!H混合プラズ
マによる,1t酸化膜( Al*osm )のエッチン
グレートなプラズマへの投入パワーに対しプロットした
図,鵠15〜16図は夫々、無処理,ArスAypxツ
チング処理後、Arスバツタエッチング処理+Cl,プ
ラズマ処理後のS10,表面をESCAで分析した時の
S i2p  ピークのスペクトルを示す図、弟17 
. 18および19図は、夫々、無処理,スバツタエッ
チング処理+Cl,プラズマ処堆(2条件)したAlj
g上にf[を成膜したものをESCA分析した時の深さ
方向グロファイルを示す図。 1・−o−ドaツク呈  2・・・成換嵐5・・・スバ
ッタエッチ寅 4,5・・・ゲートバルプ6・・・ZJ
O熱用ランプ   7・・・熱電対8・・・カソード竃
極   9・・・基板10・・・赤外放射温度針 1 1−M7F.,鳥asill,,N重ガス導入管1
2・At , Cl@ , BCl, , Nil m
u,ガス導入管13・・・高局波1llc源    1
4・・・石英窓21・−S&22・−At配融 23・−プラズマ飯化膜  24−/44表血酸化襄2
5・・・リスバッタしたAl Q6−St偽表面活性層
21−IF         2B−・ドーツしたSg
29・−B P 5 G      5Ω・・・Si表
面畝化膜兇(図 代埋人 弁理士小 川 膀 絢 〒2図 兇4図 児5図 兇5図 〒G図 子6図 吊r7図 閉3図 凭10区 党12図 4走入ハ゜7−(w) Xエッチング゛条4牛(八l2Q3脹)Ar/BC.ム
〃シ}アラズ’7:Artat008cc,IrI.B
Cb5L9−5sccm,FiカIOmTorr兜11
反 〒1′5又 鞘14図 F31NDINq とNとN(.r工eV 粥15図 垢1G図 粥1’7図 東16図

Claims (1)

  1. 【特許請求の範囲】 1、基板上の絶縁膜に基板下地の一部を露出させるため
    に設けた微細孔を金属でCVDにより穴埋めする方法に
    おいて、 (1)微細孔底部下地表面の物理的清浄化処理(2)上
    記清浄化処理によりて活性化した絶縁膜表層部の安定化
    処理 (3)金属の選択CVD の5つの処理を順次行うことを特徴とする微細孔への金
    属穴埋め方法。 2、基板上の絶縁膜に基板下地の一部を露出させるため
    に設けた微細孔を金属でCVDにより穴埋めする方法に
    おいて、 (1)絶縁膜表層部活性点の安定化処理 (2)金属の選択CVD の2つの処理を順次行うことを特徴とする微細孔への金
    属穴埋め方法。 3、前記絶縁膜表層部の安定化処理が、当該基板の絶縁
    膜表層部の0含有量を増加させることであることを特徴
    とする請求項1若しくは2記載の微細孔への金属穴埋め
    方法。 4、前記絶縁膜表層部の安定化処理が少なくともハロゲ
    ンガスあるいはハロゲン化合物ガスを含むガスのプラズ
    マ処理であることを特徴とする請求項1〜5のいずれか
    に記載の微細孔への金属穴埋め方法。 5、前記微細孔底部下地表面の清浄化処理が希ガスプラ
    ズマによるスパツタエツチングであり、前記絶縁膜表層
    部の安定化処理が、少なくともハロゲンガスあるいはハ
    ロゲン化合物ガスを含むガスのプラズマ処理であること
    を特徴とする請求項1若しくは5記載の微細孔への金属
    穴埋め方法。 6、前記微細孔底部下地表面の清浄化処理が希ガスプラ
    ズマによるスパツタエッチングであり、前記絶縁膜表層
    部の安定化処理が当該基板の窒素雰囲中における200
    ℃以上での加熱処理であることを特徴とする請求項1若
    しくは3記載の微細孔への金属穴埋め方法。 7、当該基板の露出下地がAl、Alを主成分とする合
    金、Ti、Ti合金、Ti化合物のうちのいずれかであ
    つて、前記ハロゲンガスあるいはハロゲン化合物ガスが
    、Cl_2あるいは塩素化合物であることを特徴とする
    請求項4若しくは5記載の微細孔への金属穴埋め方法。 8、前記ハロゲンガスあるいはハロゲン化合物ガスか、
    F_2あるいはフツ素化合物であることを特徴とする請
    求項4若しくは5記載の微細孔への金属穴埋め方法。 9、当該基板を大気中にさらすことなく、前記微細孔下
    地表面清浄化処理、絶縁膜表層部の安定化処理及び金属
    の選択CVDを連続して行うことを特徴とする請求項1
    若しくは5記載の微細孔への金属穴埋め方法。 10、基板上の絶縁膜に基板下地の一部を露出させるた
    めに設けた微細孔を金属の選択CVDにより穴埋めする
    方法において、 (1)当該基板上の絶縁膜表面の活性化を伴わない微細
    孔底部下地表面の清浄化処理 (2)金属の選択CVD の2つの処理を順次行うことを特徴とする微細孔への金
    属穴埋め方法。 11、前記絶縁膜表面の活性化を伴わない微細孔底部下
    地表面の清浄化処理が少なくともハロゲンガスあるいは
    ハロゲン化合物ガスを含むガスのプラズマ処理であるこ
    とを特徴とする請求項10記載の微細孔への金属穴埋め
    方法。 12、前記ハロゲンガスあるいはハロゲン化合物ガスが
    、F_2あるいはフツ素化合物であることを特徴とする
    請求項10記載の微細孔への金属穴埋め方法。 13、当該基板を大気中にさらすことなく前記絶縁膜表
    面の活性化を伴なわない微細孔底部下地表面の清浄化処
    理及び金属の選択CVDを連続して行うことを特徴とす
    る請求項10記載の微細孔への金属穴埋め方法。 14、基板上の絶縁膜に基板下地の一部を露出させるた
    めに設けた微細孔を金属でCVDにより穴埋めする方法
    において、 (1)当該基板上の絶縁膜表面の油性化を伴わない微細
    孔底部下地表面の清浄化処理 (2)上記清浄化処理によりて発生した微細孔底部下地
    腐食成分の除去処理 (3)金属の選択CVD の3つの処理を順次行うことを特徴とする微細孔への金
    属穴埋め方法。 15、前記絶縁膜表面の活性化を伴わない微細孔底部下
    地表面の清浄化処理が、少なくともハロゲンガスあるい
    はハロゲン化合物ガスを含むガスのプラズマ処理である
    ことを特徴とする請求項14記載の微細孔への金属穴埋
    め方法。 16、当該基板の露出下地がAl、Alを主成分とする
    合金、Ti、Ti合金、Ti化合物のうちのいずれかで
    あつて、前記ハロゲンガス或いはハロゲン化合物ガスが
    Cl_2あるいは塩素化合物であることを特徴とする請
    求項14記載の微細孔への金属穴埋め方法。 17、前記微細孔底部下地腐食成分の除去処理がO_2
    ガスあるいは酸素化合物ガスを含むガスもしくはF_2
    ガスあるいはフツ素化合物ガスを含むガスのプラズマ処
    理であることを特徴とする請求項14記載の微細孔への
    金属穴埋め方法。 18、前記微細孔底部下地腐食成分の除去処理が真空中
    もしくは、O_2ガスあるいは酸素化合物ガスを含むガ
    ス雰囲気中、もしくはH_2ガス雰囲気中、もしくは、
    N_2ガス、H_6ガス、Arガス等の不活性ガス雰囲
    気中、あるいは上記のガスを含む混合ガス雰囲気中での
    加熱処理であることを特徴とする請求項14記載の微細
    孔への金属穴埋め方法。 19、上記加熱処理の加熱温度が200℃以上であるこ
    とを特徴とする請求項18記載の微細孔への金属穴埋め
    方法。 20、当該基板を大気中にさらすことなく、前記絶縁膜
    表面の活性化を伴わない微細孔底部下地表面の清浄化処
    理、前記微細孔底部下地腐食成分の除去処理、および金
    属の選択CVDを連続して行うことを特徴とする請求項
    14記載の微細孔への金属穴埋め方法。 21、(1)プラズマ処理室と(2)前記プラズマ処理
    室に少なくともハロゲンガスあるいはハロゲン化合物ガ
    スを導入する手段と(3)前記プラズマ処理室と隣接す
    る金属の選択CVD室と(4)基板を大気にさらすこと
    なく前記プラズマ処理室および選択CVD室間を搬送す
    る機構とを備えたことを特徴とするCVD装置。 22、(1)プラズマ処理室と(2)前記プラズマ処理
    室に少なくともハロゲンガスあるいはハロゲン化合物ガ
    スを導入する手段と(3)前記プラズマ処理室に少なく
    ともO_2ガスあるいは酸素化合物ガスを導入する手段
    と(4)前記プラズマ処理室と隣接する金属の選択CV
    D室と(5)基板を大気にさらすことなく前記プラズマ
    処理室および選択CVD室間を搬送する機構とを備えた
    ことを特徴とするCVD装置。 23、当該プラズマ処理室が、プラズマ処理中に当該基
    板のバイアス電位が負電位となる10kHz以上の周波
    数の交流印加手段を備えたことを特徴とする請求項21
    若しくは22記載のCVD装置。
JP17791489A 1988-07-27 1989-07-12 微細孔への金属穴埋め方法 Expired - Fee Related JP2947818B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18559888 1988-07-27
JP63-185598 1988-07-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP18307696A Division JPH097969A (ja) 1996-07-12 1996-07-12 微細孔への金属穴埋め方法

Publications (2)

Publication Number Publication Date
JPH02132825A true JPH02132825A (ja) 1990-05-22
JP2947818B2 JP2947818B2 (ja) 1999-09-13

Family

ID=16173602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17791489A Expired - Fee Related JP2947818B2 (ja) 1988-07-27 1989-07-12 微細孔への金属穴埋め方法

Country Status (3)

Country Link
US (2) US5498768A (ja)
JP (1) JP2947818B2 (ja)
KR (1) KR930006122B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139932A (ja) * 1988-11-21 1990-05-29 Toshiba Corp 半導体装置の製造方法
JPH0344930A (ja) * 1989-07-13 1991-02-26 Sony Corp 多層配線形成方法
JPH0645454A (ja) * 1992-07-27 1994-02-18 Nec Corp 半導体装置の製造方法
EP0608628A2 (en) 1992-12-25 1994-08-03 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
JPH09162283A (ja) * 1995-12-05 1997-06-20 Nec Corp 半導体装置及びその製造方法とスルーホールのTi膜の腐食防止方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
KR100218269B1 (ko) * 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
WO1998000859A1 (en) * 1996-07-03 1998-01-08 Tegal Corporation Method and apparatus for etching a semiconductor wafer
US6048435A (en) 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
US6127277A (en) * 1996-07-03 2000-10-03 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6500314B1 (en) 1996-07-03 2002-12-31 Tegal Corporation Plasma etch reactor and method
DE19628459A1 (de) * 1996-07-15 1998-01-29 Siemens Ag Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten
TW314654B (en) * 1996-09-07 1997-09-01 United Microelectronics Corp Manufacturing method of conductive plug
US5913144A (en) * 1996-09-20 1999-06-15 Sharp Microelectronics Technology, Inc. Oxidized diffusion barrier surface for the adherence of copper and method for same
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US5851367A (en) * 1996-10-11 1998-12-22 Sharp Microelectronics Technology, Inc. Differential copper deposition on integrated circuit surfaces and method for same
JPH10214896A (ja) * 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
EP0865079A3 (en) 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6391786B1 (en) * 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
JP3116897B2 (ja) * 1998-03-18 2000-12-11 日本電気株式会社 微細配線形成方法
EP1114439A2 (en) * 1998-07-31 2001-07-11 Kulicke & Soffa Holdings, Inc. Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress
US6323435B1 (en) 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
US6136670A (en) * 1998-09-03 2000-10-24 Micron Technology, Inc. Semiconductor processing methods of forming contacts between electrically conductive materials
JP3606095B2 (ja) * 1998-10-06 2005-01-05 セイコーエプソン株式会社 半導体装置の製造方法
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
US6177347B1 (en) 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6184132B1 (en) * 1999-08-03 2001-02-06 International Business Machines Corporation Integrated cobalt silicide process for semiconductor devices
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
JP3705724B2 (ja) * 1999-11-19 2005-10-12 Necエレクトロニクス株式会社 半導体装置の製造方法
US6245666B1 (en) 2000-04-03 2001-06-12 Taiwan Semiconductor Manufacturing Company Method for forming a delamination resistant multi-layer dielectric layer for passivating a conductor layer
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
TW480619B (en) * 2001-04-17 2002-03-21 United Microelectronics Corp Cleaning method for dual damascene manufacture process
US20020197854A1 (en) * 2001-05-16 2002-12-26 Bard Allen J. Selective deposition of materials for the fabrication of interconnects and contacts on semiconductor devices
JP3989286B2 (ja) * 2002-04-26 2007-10-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3696587B2 (ja) * 2002-10-11 2005-09-21 沖電気工業株式会社 半導体素子の製造方法
US20070082494A1 (en) * 2005-10-03 2007-04-12 United Microelectronics Corp. Method for forming silicide layer
JP5041713B2 (ja) * 2006-03-13 2012-10-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
US7651948B2 (en) * 2006-06-30 2010-01-26 Applied Materials, Inc. Pre-cleaning of substrates in epitaxy chambers
US8211801B2 (en) 2010-09-02 2012-07-03 United Microelectronics Corp. Method of fabricating complementary metal-oxide-semiconductor (CMOS) device
US8642457B2 (en) 2011-03-03 2014-02-04 United Microelectronics Corp. Method of fabricating semiconductor device
US8501634B2 (en) 2011-03-10 2013-08-06 United Microelectronics Corp. Method for fabricating gate structure
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US8324118B2 (en) 2011-03-28 2012-12-04 United Microelectronics Corp. Manufacturing method of metal gate structure
US8921238B2 (en) 2011-09-19 2014-12-30 United Microelectronics Corp. Method for processing high-k dielectric layer
US8426277B2 (en) 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process
US9000568B2 (en) 2011-09-26 2015-04-07 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
US8802579B2 (en) 2011-10-12 2014-08-12 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8440511B1 (en) 2011-11-16 2013-05-14 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8987096B2 (en) 2012-02-07 2015-03-24 United Microelectronics Corp. Semiconductor process
US9478627B2 (en) 2012-05-18 2016-10-25 United Microelectronics Corp. Semiconductor structure and process thereof
US8501636B1 (en) 2012-07-24 2013-08-06 United Microelectronics Corp. Method for fabricating silicon dioxide layer
US9117878B2 (en) 2012-12-11 2015-08-25 United Microelectronics Corp. Method for manufacturing shallow trench isolation
US8951884B1 (en) 2013-11-14 2015-02-10 United Microelectronics Corp. Method for forming a FinFET structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6501786A (ja) * 1964-02-26 1965-08-27
JPS5210072A (en) * 1975-07-14 1977-01-26 Matsushita Electronics Corp Method for growing epitaxial crystal
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4351697A (en) * 1982-01-04 1982-09-28 Western Electric Company, Inc. Printed wiring boards
US4411734A (en) * 1982-12-09 1983-10-25 Rca Corporation Etching of tantalum silicide/doped polysilicon structures
US4517225A (en) * 1983-05-02 1985-05-14 Signetics Corporation Method for manufacturing an electrical interconnection by selective tungsten deposition
US4619840A (en) * 1983-05-23 1986-10-28 Thermco Systems, Inc. Process and apparatus for low pressure chemical vapor deposition of refractory metal
US4584207A (en) * 1984-09-24 1986-04-22 General Electric Company Method for nucleating and growing tungsten films
US4595608A (en) * 1984-11-09 1986-06-17 Harris Corporation Method for selective deposition of tungsten on silicon
EP0195977B1 (en) * 1985-03-15 1994-09-28 Hewlett-Packard Company Metal interconnection system with a planar surface
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
US4741928A (en) * 1985-12-27 1988-05-03 General Electric Company Method for selective deposition of tungsten by chemical vapor deposition onto metal and semiconductor surfaces
US4889589A (en) * 1986-06-26 1989-12-26 United Technologies Corporation Gaseous removal of ceramic coatings
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4895734A (en) * 1987-03-31 1990-01-23 Hitachi Chemical Company, Ltd. Process for forming insulating film used in thin film electroluminescent device
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
US4838992A (en) * 1987-05-27 1989-06-13 Northern Telecom Limited Method of etching aluminum alloys in semi-conductor wafers
JP2528147B2 (ja) * 1987-10-27 1996-08-28 キヤノン株式会社 磁気潜像担持体
EP0376252B1 (en) * 1988-12-27 1997-10-22 Kabushiki Kaisha Toshiba Method of removing an oxide film on a substrate
US4992134A (en) * 1989-11-14 1991-02-12 Advanced Micro Devices, Inc. Dopant-independent polysilicon plasma etch

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139932A (ja) * 1988-11-21 1990-05-29 Toshiba Corp 半導体装置の製造方法
JPH0344930A (ja) * 1989-07-13 1991-02-26 Sony Corp 多層配線形成方法
JPH0645454A (ja) * 1992-07-27 1994-02-18 Nec Corp 半導体装置の製造方法
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
EP0608628A2 (en) 1992-12-25 1994-08-03 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure
US5637534A (en) * 1992-12-25 1997-06-10 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure
US5952723A (en) * 1992-12-25 1999-09-14 Kawasaki Steel Corporation Semiconductor device having a multilevel interconnection structure
JPH09162283A (ja) * 1995-12-05 1997-06-20 Nec Corp 半導体装置及びその製造方法とスルーホールのTi膜の腐食防止方法

Also Published As

Publication number Publication date
KR900001875A (ko) 1990-02-27
US5498768A (en) 1996-03-12
US5670421A (en) 1997-09-23
KR930006122B1 (ko) 1993-07-07
JP2947818B2 (ja) 1999-09-13

Similar Documents

Publication Publication Date Title
JPH02132825A (ja) 微細孔への金属穴埋め方法
US6245654B1 (en) Method for preventing tungsten contact/via plug loss after a backside pressure fault
US6346490B1 (en) Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
JP2001223267A (ja) 半導体装置の製造方法
JP3109253B2 (ja) ドライエッチング方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US20060258160A1 (en) Method of manufacturing semiconductor device
US6383918B1 (en) Method for reducing semiconductor contact resistance
JP2000332112A (ja) 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
KR960000950B1 (ko) 배선층의 드라이에칭(Dry etching) 방법
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
JPH04257227A (ja) 配線形成方法
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
US6713386B1 (en) Method of preventing resist poisoning in dual damascene structures
US6559048B1 (en) Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
JP3440735B2 (ja) ドライエッチング方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JP2000058642A (ja) 半導体装置の製造方法
JP2000012539A (ja) 半導体装置の製造方法
KR20000077193A (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
JP4559565B2 (ja) 金属配線の形成方法
JPH097969A (ja) 微細孔への金属穴埋め方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees