JPS5998211A - 制御デ−タの保存制御方法 - Google Patents
制御デ−タの保存制御方法Info
- Publication number
- JPS5998211A JPS5998211A JP57206096A JP20609682A JPS5998211A JP S5998211 A JPS5998211 A JP S5998211A JP 57206096 A JP57206096 A JP 57206096A JP 20609682 A JP20609682 A JP 20609682A JP S5998211 A JPS5998211 A JP S5998211A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- control
- sampler
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B21/00—Systems involving sampling of the variable controlled
- G05B21/02—Systems involving sampling of the variable controlled electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は全デジタルサイリスタレオナードなどのマイク
ロコンピュータを用いたフィードバックをもつオンライ
ン制御機器に係り、特に、マイコンによるオンライン故
障データ収集の時刻制御に、好適な周期制御方法に関す
る。
ロコンピュータを用いたフィードバックをもつオンライ
ン制御機器に係り、特に、マイコンによるオンライン故
障データ収集の時刻制御に、好適な周期制御方法に関す
る。
従来、マイコンによるフィードバックをもつオンライン
の故障データ収集の時刻制御方法は、一番マイナーの制
御系（全デジタルサイリスタレオナードの場合は、マイ
ナー電流制御系）の制御周期、即ち、最も短かい制御周
期を用いていたため、（１）マイコンの故障データ収集
の時間を長くすると、メモリーの容量が膨大となる。
の故障データ収集の時刻制御方法は、一番マイナーの制
御系（全デジタルサイリスタレオナードの場合は、マイ
ナー電流制御系）の制御周期、即ち、最も短かい制御周
期を用いていたため、（１）マイコンの故障データ収集
の時間を長くすると、メモリーの容量が膨大となる。
ｅ） 故障した時刻近辺は、詳細なデータの解析を必要
とするが、故障時刻よりかなり以前のものは、かえって
データの解析を困難にする。（データの変化量が少なす
ぎる。） 等の欠点があった。
とするが、故障時刻よりかなり以前のものは、かえって
データの解析を困難にする。（データの変化量が少なす
ぎる。） 等の欠点があった。
本発明の目的は、マイコンによるフィートノくツクオン
ライン制御の故障データ収集に際し、前記の欠点が無い
良好な故障データ収集可変周期制御方法を提供するにあ
る。
ライン制御の故障データ収集に際し、前記の欠点が無い
良好な故障データ収集可変周期制御方法を提供するにあ
る。
本発明は、故障データの収集周期を、故障が発生した近
い過去は、一番マイナーのサンプリング時間とし、段々
と遠い過去は順次外側のマイナーループの遅いサンプリ
ング周期とすることに上り、メモリーの節約とデータの
解析し易さく即ち見易さ）を得る様にしたものである。
い過去は、一番マイナーのサンプリング時間とし、段々
と遠い過去は順次外側のマイナーループの遅いサンプリ
ング周期とすることに上り、メモリーの節約とデータの
解析し易さく即ち見易さ）を得る様にしたものである。
第１図は全デジタルサイリスタレオナードである。従来
のアナログ制御と同じく、サイリスタ変換器２の制御点
弧角を変化し、直流電動機３の回転速度を制御する。全
デジタルサイリスタレオナードは、その演算をデジタル
で演算する。上位コントローラ５から直列信号の形で速
度指令が伝送され、直列／並列信号変換器で並列データ
になる。
のアナログ制御と同じく、サイリスタ変換器２の制御点
弧角を変化し、直流電動機３の回転速度を制御する。全
デジタルサイリスタレオナードは、その演算をデジタル
で演算する。上位コントローラ５から直列信号の形で速
度指令が伝送され、直列／並列信号変換器で並列データ
になる。
マイクロコンピュータμＣＯＭ １０は、その速度指令
に従って直流電動機３を制御する。速度帰還量５ＰＦＢ
は、直流電動機３に直結されたノくルスジエネレータ４
から得られる回転数に比例したノくルス数を、カウンタ
１２でカウントして単位時間当りに、μＣ０Ｍｌ０によ
り演算して検出される。
に従って直流電動機３を制御する。速度帰還量５ＰＦＢ
は、直流電動機３に直結されたノくルスジエネレータ４
から得られる回転数に比例したノくルス数を、カウンタ
１２でカウントして単位時間当りに、μＣ０Ｍｌ０によ
り演算して検出される。
μＣ０Ｍｌ０は、速度指令と速度帰還の偏差力１ら電流
指令ＩＰＡＴＴ を作成する。
指令ＩＰＡＴＴ を作成する。
一方、電流は、シャント１６の電圧降下をアナログデジ
タル変換器１４でデジタル量に変換して電流帰還ＩＦＢ
として得られる。
タル変換器１４でデジタル量に変換して電流帰還ＩＦＢ
として得られる。
μＣ０Ｍｌ０ば、更に、電流指令ＩＰＡＴＴと、電流帰
還ＩＦＨの偏差から、ゲートノクルス発生器１３へ点弧
角（制御位相遅れ角）を与え、サイ１１スタ変換器２の
出力電圧を調整し、最終的には、直流電動機３の速度を
制御する。
還ＩＦＨの偏差から、ゲートノクルス発生器１３へ点弧
角（制御位相遅れ角）を与え、サイ１１スタ変換器２の
出力電圧を調整し、最終的には、直流電動機３の速度を
制御する。
このμＣ０Ｍｌ０の制御プログラムは、メモ１ノー１１
に格納されている。メモリー１１には、更に、書込み可
能なランダムアクセスメモリＲＡＭの領域があり、この
ＲＡＭには、各種の制御データ、例えば、速度帰還５Ｐ
ＦＢ、速度指令５ＰＦＡＴなどが各サンプリング制御時
刻ごとに新しいデータとして収納される。
に格納されている。メモリー１１には、更に、書込み可
能なランダムアクセスメモリＲＡＭの領域があり、この
ＲＡＭには、各種の制御データ、例えば、速度帰還５Ｐ
ＦＢ、速度指令５ＰＦＡＴなどが各サンプリング制御時
刻ごとに新しいデータとして収納される。
本発明は、このＲＡ Ｍ領域の各種制御データを記録し
ておくタイミングの方法についてである。
ておくタイミングの方法についてである。
第２図は、第１図の制御ハード図を、制御ブロックとし
て表わしたものである。す力υち、μＣＯＭの動作を制
御ブロック図として速度制御子電流制御の形で示してい
る。
て表わしたものである。す力υち、μＣＯＭの動作を制
御ブロック図として速度制御子電流制御の形で示してい
る。
電流制御ループは、ＩＰＡＴ２２とＩＦＢ２３の偏差を
電流制御ループラー７でサンプルし、電流制御演算を行
ない、ＧＰＧ１３に制御遅れ角、即ち、ＧＰＧＩＮ信号
２４として与える。
電流制御ループラー７でサンプルし、電流制御演算を行
ない、ＧＰＧ１３に制御遅れ角、即ち、ＧＰＧＩＮ信号
２４として与える。
又、速度制御ループは、８ＰＰＡＴ ２０と８ＰＰＢ２
１の偏差を速度制御サンプラー６でサンプルし速度制御
演算を行ない、電流制御ループに電流指令ＩＰＡＴ２２
を与える。
１の偏差を速度制御サンプラー６でサンプルし速度制御
演算を行ない、電流制御ループに電流指令ＩＰＡＴ２２
を与える。
以上の演算のサンプリング周期は、マイナールーズのサ
ンプリング周期は、メジャーループのサンプリング周期
より短くしないと、安定な制御系を構成できない。一般
に、実際の制御系では１／３〜１１５程度としている。
ンプリング周期は、メジャーループのサンプリング周期
より短くしないと、安定な制御系を構成できない。一般
に、実際の制御系では１／３〜１１５程度としている。
以上の速度指令、速度帰還、電流指令、電流帰還、ＧＰ
Ｇ入力等の各種制御量をエンドレスに記録するデータ記
録メモリー１１の記録タイミングについて、従来の方法
を第３図ないし第６図を用いて説明する。
Ｇ入力等の各種制御量をエンドレスに記録するデータ記
録メモリー１１の記録タイミングについて、従来の方法
を第３図ないし第６図を用いて説明する。
第３図は、上記制御情報のメモリー配置列を示している
。０番地から順次データが格納されておりＮ番地から０
番地へ戻る。即ち、エンドレスのループとなっている。
。０番地から順次データが格納されておりＮ番地から０
番地へ戻る。即ち、エンドレスのループとなっている。
これはデータ記録の一般的手段である。第４図は第３図
を解り易く記載したもので、今ある電流制御サンプリン
グ時刻をｔｉとするとメモリ一番地５（ｉ−１）にはＦ
（ｔｉ）なる情報が格納されてる。これらの情報は、必
要に応じて、例えば、故障時などに、ｔｉを停止させて
、過去にさかのぼってデータの解析を行ない、故障の原
因解明を行なうのである。
を解り易く記載したもので、今ある電流制御サンプリン
グ時刻をｔｉとするとメモリ一番地５（ｉ−１）にはＦ
（ｔｉ）なる情報が格納されてる。これらの情報は、必
要に応じて、例えば、故障時などに、ｔｉを停止させて
、過去にさかのぼってデータの解析を行ない、故障の原
因解明を行なうのである。
第５図は、そのデータｐ （ｔｉ）の記録のフローチヤ
ードを示している。ｉはメモリーのＮｏを示している。
ードを示している。ｉはメモリーのＮｏを示している。
イニシャル時（例えば電源投入時）！二〇となっている
。アドレスＡＤＲＩはｐ（ｔｉ）の実際に記録するメモ
リの番地である。５ＴＯＰは上記で述べた停止のタイミ
ングを与えるもので、通常の記録タイミングでは、Ｅ−
＋Ｓへのループ動作となっている。
。アドレスＡＤＲＩはｐ（ｔｉ）の実際に記録するメモ
リの番地である。５ＴＯＰは上記で述べた停止のタイミ
ングを与えるもので、通常の記録タイミングでは、Ｅ−
＋Ｓへのループ動作となっている。
第６図は、従来のメモリールーズの例を示している。メ
モリＮ０ｉ＝１００とすると１００ステツプのＦ ＋ｔ
ｉ）が記録されるが、もし、１００倍のステップを必要
とすると、メモリーの容量も１００倍となる。例えば、
第４図に示しである様に１００ステツプに必要なメモリ
ー容量は、５ｏ。
モリＮ０ｉ＝１００とすると１００ステツプのＦ ＋ｔ
ｉ）が記録されるが、もし、１００倍のステップを必要
とすると、メモリーの容量も１００倍となる。例えば、
第４図に示しである様に１００ステツプに必要なメモリ
ー容量は、５ｏ。
ワードすると、１００倍の５万ワード必要となる事を示
している。これは大変なメモリーの増加を招き、全く経
済的でないばかりでなく、かなり過去のデータも詳細な
時間中で記録されているので、必要以上に細いので、か
えって見すらいという欠点がある。
している。これは大変なメモリーの増加を招き、全く経
済的でないばかりでなく、かなり過去のデータも詳細な
時間中で記録されているので、必要以上に細いので、か
えって見すらいという欠点がある。
第７図ないし、第１１図は、本発明の具体的実施例であ
る。第７図はブロック図である。
る。第７図はブロック図である。
サンプリング演算４１の中に、マイナーの電流制御演算
とメジャーの速度制御演算とをもつ。先に述べた様に、
マイナールーズのサンプリング周期はメジャーループの
それより短いことから、電流制御演算のサンプラーの動
作周期ＴＡＣＲは、速度制御演算のサンプラー周期ＴＡ
８Ｒの１／３〜１１５である。例えば、ＴＡ ｃｍ ＝
３．３ｍ５ｅｃ （５０Ｈｚの１／６ 、 ＴＡ８Ｒ
ご１５ ｍ５ｅｃ程朋である。分周期は、ＴＡＳＨの周
期を、更に、遅くするタイミングを作成し、メモリー３
ＭＥ３のサンプラーＲ”Ｉ’ＡＣＨに与える。こうする
ことによって、例えば、Ｒ’＝５とするとＲ”ｌ’Ａｓ
Ｒは７５ｍ５ｅＣとなる。すなわち、ＴＡＣＲ＝ ３．
３ｍ Ｓｅｃ 、 ＴＡＩＩＢ ＝ １５ ｍ５ｅｃ
Ｒ’ＴＡＳＲ＝ ７５ ｍ５ｅｃとなる事により、制
御データ（図の例では、速度フィードバック５ＰＦＢ）
をメモリ４２〜４４に格納する際、その記録時間領域は
、７５ｍ５ｅｃ／ ３．３ ｍ５ｅｃ ＝ ２ Ｚ ７
倍に拡大される。第８図は、以上の制御データ保存のソ
フトウェアの例である。電流制御ＡＣＲのデータ保存周
期は、ＴＡＣＲであり、同様に速度制御Ａ８ＲのはＴＡ
ＳＨで、Ａ２ＢのＲ′倍のそれは、Ｒ’Ｔａ５ａである
。そして、ＴＡＣＲ＜＜ ＴＡＩＩＲ＜＜ ” ＴＡＩ
ＩＲである。第９図は、第８図のソフトウェアが実際に
動作したときの制御データの保存域の拡大を示す。第８
図、第９因では、データの保存を並列に実行し、外側の
ループになる程、データの保存周期が長くなるもので、
間引き方式という事ができる。この間引き方式は、内側
のループ（即ち、速いサンプリング周期のもの）程、密
にデータを保存し、外側のループ程サンプリングの周期
が遅いので、保存の周期が間引きされることになる。従
って、メモリーの容量が同じとすると、間引きした分だ
け長い時間の制御データを保存することができる。
とメジャーの速度制御演算とをもつ。先に述べた様に、
マイナールーズのサンプリング周期はメジャーループの
それより短いことから、電流制御演算のサンプラーの動
作周期ＴＡＣＲは、速度制御演算のサンプラー周期ＴＡ
８Ｒの１／３〜１１５である。例えば、ＴＡ ｃｍ ＝
３．３ｍ５ｅｃ （５０Ｈｚの１／６ 、 ＴＡ８Ｒ
ご１５ ｍ５ｅｃ程朋である。分周期は、ＴＡＳＨの周
期を、更に、遅くするタイミングを作成し、メモリー３
ＭＥ３のサンプラーＲ”Ｉ’ＡＣＨに与える。こうする
ことによって、例えば、Ｒ’＝５とするとＲ”ｌ’Ａｓ
Ｒは７５ｍ５ｅＣとなる。すなわち、ＴＡＣＲ＝ ３．
３ｍ Ｓｅｃ 、 ＴＡＩＩＢ ＝ １５ ｍ５ｅｃ
Ｒ’ＴＡＳＲ＝ ７５ ｍ５ｅｃとなる事により、制
御データ（図の例では、速度フィードバック５ＰＦＢ）
をメモリ４２〜４４に格納する際、その記録時間領域は
、７５ｍ５ｅｃ／ ３．３ ｍ５ｅｃ ＝ ２ Ｚ ７
倍に拡大される。第８図は、以上の制御データ保存のソ
フトウェアの例である。電流制御ＡＣＲのデータ保存周
期は、ＴＡＣＲであり、同様に速度制御Ａ８ＲのはＴＡ
ＳＨで、Ａ２ＢのＲ′倍のそれは、Ｒ’Ｔａ５ａである
。そして、ＴＡＣＲ＜＜ ＴＡＩＩＲ＜＜ ” ＴＡＩ
ＩＲである。第９図は、第８図のソフトウェアが実際に
動作したときの制御データの保存域の拡大を示す。第８
図、第９因では、データの保存を並列に実行し、外側の
ループになる程、データの保存周期が長くなるもので、
間引き方式という事ができる。この間引き方式は、内側
のループ（即ち、速いサンプリング周期のもの）程、密
にデータを保存し、外側のループ程サンプリングの周期
が遅いので、保存の周期が間引きされることになる。従
って、メモリーの容量が同じとすると、間引きした分だ
け長い時間の制御データを保存することができる。
第１０図は、間引きデータ保存方式の別の例を示す。こ
の例の間引き方式は、一番速いサンプリング周期の１０
倍（この値は任意の整数倍にできる）としている。即ち
、第８図の例では、外側のループ程サンプリング周期が
遅い事を利用しているが、第１０図の例では、外側のル
ープとは無関係に、内側のループから単純に１／ｎケ（
この例ではｎ＝１Ｑ）を間引きして保存する。
の例の間引き方式は、一番速いサンプリング周期の１０
倍（この値は任意の整数倍にできる）としている。即ち
、第８図の例では、外側のループ程サンプリング周期が
遅い事を利用しているが、第１０図の例では、外側のル
ープとは無関係に、内側のループから単純に１／ｎケ（
この例ではｎ＝１Ｑ）を間引きして保存する。
第１１図は、第１０図の実際の時間的な拡大の状態を示
す。メモリ１は、最も内側の速いサンプリング周期に合
わせてデータを保存する。メモリー２はメモリー１が１
０Ｘｎ （ｎ＝０．１．２．３・・・）番地ごとのデー
タを保存し、更に、メモリー３はメモリー２が１ｏｘｎ
（ｎ＝ｏ、 １．２・・・）番地ごとのデータを保存
する。この様にすることによって、必要なメモリー容量
Ｖｉ３倍であっても、保存されるデータの時間域は１０
０倍となっていることが、第１１図のタイムチャートに
示されている。
す。メモリ１は、最も内側の速いサンプリング周期に合
わせてデータを保存する。メモリー２はメモリー１が１
０Ｘｎ （ｎ＝０．１．２．３・・・）番地ごとのデー
タを保存し、更に、メモリー３はメモリー２が１ｏｘｎ
（ｎ＝ｏ、 １．２・・・）番地ごとのデータを保存
する。この様にすることによって、必要なメモリー容量
Ｖｉ３倍であっても、保存されるデータの時間域は１０
０倍となっていることが、第１１図のタイムチャートに
示されている。
第１２図は、第３番目の方法の具体的な例を示している
。この方式は、一番速い内側のループの保存データをル
ープ状になっているメモリー４２から、ループ状のメモ
リー４３に移す際、メモリー４２の消去するデータ１／
Ｒ（例では、Ｒ，＝ １０）ごとにメモリー４３に移送
する。同様にメモリー４３からメモリー４４への移送も
１／Ｒ’ （例ではＲ’ ＝ １０ ）ごとに、メモリ
ー４３の消去される寸前のデータをメモリー４４へ保存
する。従って、第１３図の様に、時間軸上で直列にデー
タが保存され、Ｒ，＝ Ｒ，’ ＝ １０とすると、メ
モリー３倍で、保存される時間長さは、１０１倍と最も
効率が良い。
。この方式は、一番速い内側のループの保存データをル
ープ状になっているメモリー４２から、ループ状のメモ
リー４３に移す際、メモリー４２の消去するデータ１／
Ｒ（例では、Ｒ，＝ １０）ごとにメモリー４３に移送
する。同様にメモリー４３からメモリー４４への移送も
１／Ｒ’ （例ではＲ’ ＝ １０ ）ごとに、メモリ
ー４３の消去される寸前のデータをメモリー４４へ保存
する。従って、第１３図の様に、時間軸上で直列にデー
タが保存され、Ｒ，＝ Ｒ，’ ＝ １０とすると、メ
モリー３倍で、保存される時間長さは、１０１倍と最も
効率が良い。
第１４図は、第１２図が、間引きした方式であるのに対
し、１０ケ分の平均値を取ってメモリー１からメモリー
２へ移す方式である。この方式では、１０ケ分全部のデ
ータが反影される特長がある。更に、平均ではなく何ら
かの重みをつけて演算する方式も考えられる。メモリ４
３からメモリー４４への移送も、同様に１０ケ分を平均
化する方式である。もちろん、おる重みをつけてメモリ
ー４３からメモリー４４へ移す事も可能である。
し、１０ケ分の平均値を取ってメモリー１からメモリー
２へ移す方式である。この方式では、１０ケ分全部のデ
ータが反影される特長がある。更に、平均ではなく何ら
かの重みをつけて演算する方式も考えられる。メモリ４
３からメモリー４４への移送も、同様に１０ケ分を平均
化する方式である。もちろん、おる重みをつけてメモリ
ー４３からメモリー４４へ移す事も可能である。
第１５図は、今までの説明が、２重ループ、即ち、マイ
ナーの電流制御とメジャーループの速度制御系について
述べて来たものを、多重ループに拡張した例である。第
１５図の動作を第１６図でループ状のメモリー１〜メモ
ＩＪ ｎで示すことにすると、第１４図までに示した
データの間引き方式３種、即ち、（１）各制御ループご
とに各メモリーを対応させてデータを保存する方式、（
２）一番速いループから順次間引きして並列に保存する
方式、（３）、 （２）の方式で消し去るデータを間引
きして次のループメモリーへ移す方式が使用できること
は明かである。
ナーの電流制御とメジャーループの速度制御系について
述べて来たものを、多重ループに拡張した例である。第
１５図の動作を第１６図でループ状のメモリー１〜メモ
ＩＪ ｎで示すことにすると、第１４図までに示した
データの間引き方式３種、即ち、（１）各制御ループご
とに各メモリーを対応させてデータを保存する方式、（
２）一番速いループから順次間引きして並列に保存する
方式、（３）、 （２）の方式で消し去るデータを間引
きして次のループメモリーへ移す方式が使用できること
は明かである。
なお、図中１５はシャント、１６は
３０は速度制御演算、３１は電流制御演算である。
本発明によれば、メモリーの大巾増加を防いで制御デー
タのトレース域を十分に広げることができる。
タのトレース域を十分に広げることができる。
第１図は従来の制御図、第２図は従来の制御トレース図
、第３図は従来のトレースのメモリー配置図、第４図は
従来のトレースのメモリー側口、第５図は従来のフロー
チャート、第６図は従来のエンドレスメモリー図、第７
図は本発明のトレース方法を示す図、第８図は本発明の
トレースフローの大略図、第９図は本発明のエンドレス
メモリ図、第１０図は本発明のフローチャート、第１１
図ハ本発明のエンドレスメモリタイム図、第１２図は本
発明のフローチャートの詳細図、第１３図第１４図は本
発明の変形タイムチャート、第１５図は本発明の一般化
の側口である。 茅３目 ＩｊＪ４区 第 ５ 図 茅ｌ 目 ′４８ 口 ＡＳＲｘｋ’ ！４１０２ 第 １１ 町
、第３図は従来のトレースのメモリー配置図、第４図は
従来のトレースのメモリー側口、第５図は従来のフロー
チャート、第６図は従来のエンドレスメモリー図、第７
図は本発明のトレース方法を示す図、第８図は本発明の
トレースフローの大略図、第９図は本発明のエンドレス
メモリ図、第１０図は本発明のフローチャート、第１１
図ハ本発明のエンドレスメモリタイム図、第１２図は本
発明のフローチャートの詳細図、第１３図第１４図は本
発明の変形タイムチャート、第１５図は本発明の一般化
の側口である。 茅３目 ＩｊＪ４区 第 ５ 図 茅ｌ 目 ′４８ 口 ＡＳＲｘｋ’ ！４１０２ 第 １１ 町
Claims (1)
- 【特許請求の範囲】 １、多重ループを持つマイクロコンピュータを使用した
フィードバック制御系であって、あるサンプリングピッ
チを基にフィードバック制御系の制御情報を記録する記
録方法において、前記サンプリングピッチでのループ状
の制御データの記録メモリーを作成し、順次遅いループ
ごとにエンドレス記録メモリーを持たせて配録すること
を特徴とする制御データの保存制御方法。 ２、特許請求の範囲第１項において、エンドレス制御デ
ータメモリーの記録データーを前記ループ状制御データ
記録メモリーの次の速さのメモリーへ間引きをして移す
ことを特徴とする制御データの保存制御方法。 ３、特許請求の範囲第１項において、速いサンプリング
ピッチから次のサンプリングピッチへ移ス際、間引きす
る数だけのデータを平均値処理または重みづけ演算をし
て移すことを特徴とする制御データの保存制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206096A JPS5998211A (ja) | 1982-11-26 | 1982-11-26 | 制御デ−タの保存制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206096A JPS5998211A (ja) | 1982-11-26 | 1982-11-26 | 制御デ−タの保存制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998211A true JPS5998211A (ja) | 1984-06-06 |
Family
ID=16517734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206096A Pending JPS5998211A (ja) | 1982-11-26 | 1982-11-26 | 制御デ−タの保存制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214637A (ja) * | 1993-01-18 | 1994-08-05 | Toshiba Syst Technol Kk | 履歴データ処理装置 |
-
1982
- 1982-11-26 JP JP57206096A patent/JPS5998211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214637A (ja) * | 1993-01-18 | 1994-08-05 | Toshiba Syst Technol Kk | 履歴データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07117561B2 (ja) | 電力モニタ及び電力監視方法 | |
| JPS6358265A (ja) | デ−タ取込み装置 | |
| JPS5998211A (ja) | 制御デ−タの保存制御方法 | |
| EP0829804A3 (en) | Synchronous semiconductor memory device having macro command storage and execution method therefor | |
| JPH04172294A (ja) | プラントデータ集録装置 | |
| JP2614869B2 (ja) | 分析システムのデータ収録装置 | |
| JPS63144400A (ja) | 音声信号の音声パラメータの時間的変化決定方法および装置 | |
| US4167698A (en) | Monitoring the conduction cutoff phase angles in rectifiers | |
| JPH0394331A (ja) | ソフトウェア開発進捗状況管理装置 | |
| JP2002228728A (ja) | 二次電池の充放電試験方法、充放電試験プログラム、これを記録した記録媒体及び充放電試験装置 | |
| JP3102486B2 (ja) | ディジタル保護リレーの解析装置 | |
| CN107272822A (zh) | 一种系统时钟监控方法及装置 | |
| JPH05334147A (ja) | ファイル情報管理方法 | |
| JPS583534A (ja) | 監視間隔自動設定方式 | |
| JPH065668Y2 (ja) | トラッキング解析装置のデータ収集装置 | |
| JP2002062316A (ja) | 波形記録装置 | |
| JP3596167B2 (ja) | 光ディスク装置 | |
| JPS6112295B2 (ja) | ||
| JPS6081632A (ja) | デ−タ収集装置 | |
| Ishida et al. | Microprocessor control of converter-fed DC motor drives | |
| JPS61220005A (ja) | 再現装置 | |
| JPH07128084A (ja) | 測定データ記憶装置 | |
| JP2770702B2 (ja) | プラント解析診断システム | |
| JPS6142188Y2 (ja) | ||
| JPS6081633A (ja) | デ−タ収集装置 |