JPS5989452A - 多結晶半導体材料中に抵抗体を形成する方法、並びにこの方法により形成された抵抗体及び集積回路デバイス - Google Patents
多結晶半導体材料中に抵抗体を形成する方法、並びにこの方法により形成された抵抗体及び集積回路デバイスInfo
- Publication number
- JPS5989452A JPS5989452A JP58188290A JP18829083A JPS5989452A JP S5989452 A JPS5989452 A JP S5989452A JP 58188290 A JP58188290 A JP 58188290A JP 18829083 A JP18829083 A JP 18829083A JP S5989452 A JPS5989452 A JP S5989452A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- resistor
- region
- electrically
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims description 65
- 238000000034 method Methods 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 150000002500 ions Chemical class 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052756 noble gas Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 150000002835 noble gases Chemical class 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 6
- -1 arsenic ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011149 active material Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/934—Sheet resistance, i.e. dopant parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多結晶半導体材料中に電気抵抗体を形成する
方法及び該方法によって得られた集積回路デバイスに係
る。
方法及び該方法によって得られた集積回路デバイスに係
る。
集積回路デ／？イスは主として各素子を構成する活性表
面を有する多結晶半導体材料、一般にはシリコン基板と
、接続格子と、入／出力端子とから構成される。素子は
、従来の方法によると基板の結晶半導体材料に対して活
性なイオンを注入することにより基板の表面内に形成さ
れ得る。ここでイオンが活性であるというのは、このイ
オンが前記材料中にＮまたはＰ型導電性領域を形成する
という意味である。シリコン基板の場合、注入されるイ
オンは例えばヒ素、リンまたはホウ素であシ得る。この
ように製造された素子、例えばＭ ＯＳ （Ｍｅｔａｌ
−０ｘｉｄｅ Ｓｅｍ１−ｃｏｎｄｕｃｔｏｒ金属−
酸化物一半導体）電界効果トランジスタは相互に接続さ
れ、ｔ７ＩＣ該素子は、中間絶縁層によル離間された導
電層を積重ねることにより基板の活性表面上に形成され
た導電性接続格子を介して入／出力端子に接続される。
面を有する多結晶半導体材料、一般にはシリコン基板と
、接続格子と、入／出力端子とから構成される。素子は
、従来の方法によると基板の結晶半導体材料に対して活
性なイオンを注入することにより基板の表面内に形成さ
れ得る。ここでイオンが活性であるというのは、このイ
オンが前記材料中にＮまたはＰ型導電性領域を形成する
という意味である。シリコン基板の場合、注入されるイ
オンは例えばヒ素、リンまたはホウ素であシ得る。この
ように製造された素子、例えばＭ ＯＳ （Ｍｅｔａｌ
−０ｘｉｄｅ Ｓｅｍ１−ｃｏｎｄｕｃｔｏｒ金属−
酸化物一半導体）電界効果トランジスタは相互に接続さ
れ、ｔ７ＩＣ該素子は、中間絶縁層によル離間された導
電層を積重ねることにより基板の活性表面上に形成され
た導電性接続格子を介して入／出力端子に接続される。
中間絶縁層は孔部を穿設され、該孔部には隣接し合う導
電層間を接続するように導体材料が充填される。一般に
は、結晶基板中の一部に含まれるエレメントｔたは素子
、例えばＭＯＳ）ランジスタのゲートコンタクトまたは
電気抵抗体のような素子を層の各領域に形成しようとす
る場合、接続格子の少なくとも１個の導電層は多結晶半
導体材料、例えば多結晶シリコンによって形成される。
電層間を接続するように導体材料が充填される。一般に
は、結晶基板中の一部に含まれるエレメントｔたは素子
、例えばＭＯＳ）ランジスタのゲートコンタクトまたは
電気抵抗体のような素子を層の各領域に形成しようとす
る場合、接続格子の少なくとも１個の導電層は多結晶半
導体材料、例えば多結晶シリコンによって形成される。
このような抵抗体を形成するために一般に使用されてい
る従来技術の方法に従うなら、接続格子層を構成する多
結晶半導体材料の全体にまず第一回目の少量のイオン注
入を行うことにより、該材料中に抵抗体が形成されたこ
とが明確になるような値にまで該材料の電気抵抗を若干
減少させる。
る従来技術の方法に従うなら、接続格子層を構成する多
結晶半導体材料の全体にまず第一回目の少量のイオン注
入を行うことにより、該材料中に抵抗体が形成されたこ
とが明確になるような値にまで該材料の電気抵抗を若干
減少させる。
この方法の第二段階は、形成しようとする抵抗体を構成
する多結晶半導体材料の領域をマスクすること、及び、
多量のドープ量で第二回目のイオン注入を行い、マスク
されていない材料の電気抵抗を著しく減少させ、その結
果層の導電エレメント、及び場合によっては基板中の接
合部を形成することから成る。この技術は例えば、雑誌
″Ｔｈｅ ’ｌ’ｒａｍｓ−ａｃｔｉｏｎａ ｏｆ ｔ
ｈｅ ＩＥＣＥ ｏｆ Ｊａｐａｎ’ ｖｏｌ、 Ｅ、
６３． Ｎｏ、４゜Ａｐｒｉｌ １９８０． ｐｐ、
２６７−２７４中に掲載されたＴ、０ｈｚｏｎｅｅｔａ
ｌ、の論文に明示されている。
する多結晶半導体材料の領域をマスクすること、及び、
多量のドープ量で第二回目のイオン注入を行い、マスク
されていない材料の電気抵抗を著しく減少させ、その結
果層の導電エレメント、及び場合によっては基板中の接
合部を形成することから成る。この技術は例えば、雑誌
″Ｔｈｅ ’ｌ’ｒａｍｓ−ａｃｔｉｏｎａ ｏｆ ｔ
ｈｅ ＩＥＣＥ ｏｆ Ｊａｐａｎ’ ｖｏｌ、 Ｅ、
６３． Ｎｏ、４゜Ａｐｒｉｌ １９８０． ｐｐ、
２６７−２７４中に掲載されたＴ、０ｈｚｏｎｅｅｔａ
ｌ、の論文に明示されている。
この従来技術の方法には多くの欠点がある。最大の欠点
は注入工程の制御が困難であるという点である。級数に
よれに、イオンのドープ濃度が因数１０しか変化しない
場合に多結晶シリコンの抵抗は１０４ 乃至 １０６
のオーダの因数で変化する。このように抵抗が非常に速
く増加するため、イオンのドープ濃度の調節は極めて困
難である。
は注入工程の制御が困難であるという点である。級数に
よれに、イオンのドープ濃度が因数１０しか変化しない
場合に多結晶シリコンの抵抗は１０４ 乃至 １０６
のオーダの因数で変化する。このように抵抗が非常に速
く増加するため、イオンのドープ濃度の調節は極めて困
難である。
更に、注入されたイオンは、集積回路デバイスの製造工
程に含まれる次の熱処理期間中に拡散し、その結果、抵
抗体を形成しようとする材料領域中のイオン濃度は、集
積回路デバイスの製造工程中に変化し、その制御は困り
である。
程に含まれる次の熱処理期間中に拡散し、その結果、抵
抗体を形成しようとする材料領域中のイオン濃度は、集
積回路デバイスの製造工程中に変化し、その制御は困り
である。
従って、高精度な抵抗値が得られるように、多結晶半導
体材料中に抵抗体を形成する方法を満足に制御すること
は現在のところ非常に困難である。
体材料中に抵抗体を形成する方法を満足に制御すること
は現在のところ非常に困難である。
得られる抵抗値のばらつきが大きいため、この既知の技
術は現在ギガオーム以上のオーダという非常に高い抵抗
値の抵抗体を形成する場合にしか適用できない。このよ
うな抵抗値の場合、メガオームのオーダで変化すること
は殆んどない。更に、イオンのＦ−ピング濃度の関数と
して示される抵抗曲線の直線状の部分はドーピングが最
も弱い部分、即ちドーピングに対する感度が最小の部分
でちる。従って、この従来技術の抵抗体形成方法を用い
て一般に製造される集積回路デバイスは、特にスタティ
ック１ｖＩｏ Ｓ ’Ｍｌ ＲＡＭ （Ｒａｎｄｏｍ
ＡｃｃｅｓｓＭｅｍｏ ｒｙシランムアクセスメモリ）
メモリである。
術は現在ギガオーム以上のオーダという非常に高い抵抗
値の抵抗体を形成する場合にしか適用できない。このよ
うな抵抗値の場合、メガオームのオーダで変化すること
は殆んどない。更に、イオンのＦ−ピング濃度の関数と
して示される抵抗曲線の直線状の部分はドーピングが最
も弱い部分、即ちドーピングに対する感度が最小の部分
でちる。従って、この従来技術の抵抗体形成方法を用い
て一般に製造される集積回路デバイスは、特にスタティ
ック１ｖＩｏ Ｓ ’Ｍｌ ＲＡＭ （Ｒａｎｄｏｍ
ＡｃｃｅｓｓＭｅｍｏ ｒｙシランムアクセスメモリ）
メモリである。
また上述のように集積回路デバイスの製造工程中にイオ
ンの拡散が生じると、抵抗体に要する領域の寸法が増し
、従って高密度の集積の妨げとなる。
ンの拡散が生じると、抵抗体に要する領域の寸法が増し
、従って高密度の集積の妨げとなる。
本発明は、一方で抵抗値の決定に関する非常に厳密な制
御、他方で高密度の集積を可能にすることによシ上述の
欠点を克服するものである。
御、他方で高密度の集積を可能にすることによシ上述の
欠点を克服するものである。
要約するなら本発明のひとつの目的は多結晶半導体材料
中に抵抗体を形成する方法を提供することであり、該方
法は、材料に対して電気的に活性なイオンを大きいドー
プ量、即ちドープ濃度で材料にドープさせることによシ
材料を導体化する段階と、抵抗体を形成しようとする領
域に該材料に対して電気的に非活性なイオンを注入する
段階とを含む。
中に抵抗体を形成する方法を提供することであり、該方
法は、材料に対して電気的に活性なイオンを大きいドー
プ量、即ちドープ濃度で材料にドープさせることによシ
材料を導体化する段階と、抵抗体を形成しようとする領
域に該材料に対して電気的に非活性なイオンを注入する
段階とを含む。
イオンが多結晶半導体材料に対して電気的に活性である
とは、この材料に於いてイオンがドナーまたはアクセプ
タのいずれかてあシ該材料中でＮまたはＰ型電導領域を
形成する場合をいう。この材料中でイオンがドナーまた
はアクセプタのいずれでもなく該材料中でＮまたはＰ型
電導領域を形成し得ない場合、このイオンは電気的に非
活性であるという。好ましくは、電気的に非活性なイオ
ンは希ガスの族に鳳する。
とは、この材料に於いてイオンがドナーまたはアクセプ
タのいずれかてあシ該材料中でＮまたはＰ型電導領域を
形成する場合をいう。この材料中でイオンがドナーまた
はアクセプタのいずれでもなく該材料中でＮまたはＰ型
電導領域を形成し得ない場合、このイオンは電気的に非
活性であるという。好ましくは、電気的に非活性なイオ
ンは希ガスの族に鳳する。
従来技術によれば、抵抗体を形成しようとする多結晶半
導体材料の領域に所望の抵抗値を与えるぺ〈少量の電気
的に活性なイオンを注入し、次に抵抗体を形成する領域
以外の材料の領域を導体化させるために大きいドープ量
、即ちドープ濃度の電気的に活性なイオンを用いて第二
回目の注入を行っていたが、本発明の方法はこの従来技
術とは異なシ、大きいドープ量の電気的に活性なイオン
を多結晶半導体材料中に注入することにょジまず該材料
に小さい抵抗値を与え、次に抵抗体を形成する材料領域
中に電気的に非活性なイオンを注入することによりこの
抵抗値を増加させる段階を含む。
導体材料の領域に所望の抵抗値を与えるぺ〈少量の電気
的に活性なイオンを注入し、次に抵抗体を形成する領域
以外の材料の領域を導体化させるために大きいドープ量
、即ちドープ濃度の電気的に活性なイオンを用いて第二
回目の注入を行っていたが、本発明の方法はこの従来技
術とは異なシ、大きいドープ量の電気的に活性なイオン
を多結晶半導体材料中に注入することにょジまず該材料
に小さい抵抗値を与え、次に抵抗体を形成する材料領域
中に電気的に非活性なイオンを注入することによりこの
抵抗値を増加させる段階を含む。
本発明の別の目的は、材料に対して電気的に活性なイオ
ンを含む多結晶半導体材料と、該材料に対して電気的に
非活性なイオンを含む電気抵抗体を形成する材料領域と
を有する集積回路デバイスを提供することである。
ンを含む多結晶半導体材料と、該材料に対して電気的に
非活性なイオンを含む電気抵抗体を形成する材料領域と
を有する集積回路デバイスを提供することである。
（以下余白）
本発明の上記及び他の特徴及び長所は、添付図面に関す
る以下の記載から明らかになろう。
る以下の記載から明らかになろう。
第１図及び第２図は本発明に従って形成された電気抵抗
体を含む集積回路デバイス１ｏの一例を示す。図示され
た部分のデバイス１０は、活性異面１３を有する結晶性
半導体基板１２、例えばシリコン基板を含み、該表面に
は抵抗体１１に接続されたＭＯ３電界効果トランジスタ
１４が形成される。更に詳しくいうなら、トランジスタ
１４は、基板１２中に電気的に活性なイオン、例えばヒ
素イオンを注入することによ多形成されるソース領域１
４ａとドレイン領域１４ｂとから構成される。
体を含む集積回路デバイス１ｏの一例を示す。図示され
た部分のデバイス１０は、活性異面１３を有する結晶性
半導体基板１２、例えばシリコン基板を含み、該表面に
は抵抗体１１に接続されたＭＯ３電界効果トランジスタ
１４が形成される。更に詳しくいうなら、トランジスタ
１４は、基板１２中に電気的に活性なイオン、例えばヒ
素イオンを注入することによ多形成されるソース領域１
４ａとドレイン領域１４ｂとから構成される。
トランジスタ１４のゲート領域１４ｃは、活性表面１３
上に形成されたゲート電極１７ｃと、ソース１４ａ及び
ドレイン１４ｂ領域間の表面上に配置される絶縁層１５
とを含む。基板１２の活性異面１３は、トランジスタ１
４を形成する領域を包囲する二酸化ケイ素の絶縁層１６
を更に担持している。層１６の上には導電性接続格子１
７が形成され、該格子は集積回路デバイス１０の基板１
２中に形成される各素子、例えばトランジスタ１４及び
抵抗体１１に接続され得る。
上に形成されたゲート電極１７ｃと、ソース１４ａ及び
ドレイン１４ｂ領域間の表面上に配置される絶縁層１５
とを含む。基板１２の活性異面１３は、トランジスタ１
４を形成する領域を包囲する二酸化ケイ素の絶縁層１６
を更に担持している。層１６の上には導電性接続格子１
７が形成され、該格子は集積回路デバイス１０の基板１
２中に形成される各素子、例えばトランジスタ１４及び
抵抗体１１に接続され得る。
格子１７は絶縁層により離間されて積重ねられた導電層
によシ構成され得る。導電層は好ましくは少なくとも１
個の多結晶半導体材料層を含み、該材料層内に特に電気
抵抗体が形成され得、また導電層は導体を構成する複数
の金属層、例えばアルミニウム層を含み得る。２個の隣
接する層の導体は、該層間の中間絶縁層内の孔部を介し
て相互に接続され得、該孔部には電気的接続を可能にす
るため導体材料が充填される。第１図及び第２図に示し
たデバイスに於いて、多結晶半導体材料層はそれぞれト
ランジスタ１４のドレイン電極とゲート電極とを形成す
る２個あ導体１７ｂ、１７ｃを含み得、上部金属層は、
トランジスタ１４のソース電極を形成する導体１７ａ、
及び中間絶縁層１８ａ内の孔部に充填される導体材料１
９と抵抗体１１とを介してドレイン電極１７ｂＫ接続さ
れる導体１７ｄを含む。図面の単純化のために、考えら
れる他の層は図示しなかった。
によシ構成され得る。導電層は好ましくは少なくとも１
個の多結晶半導体材料層を含み、該材料層内に特に電気
抵抗体が形成され得、また導電層は導体を構成する複数
の金属層、例えばアルミニウム層を含み得る。２個の隣
接する層の導体は、該層間の中間絶縁層内の孔部を介し
て相互に接続され得、該孔部には電気的接続を可能にす
るため導体材料が充填される。第１図及び第２図に示し
たデバイスに於いて、多結晶半導体材料層はそれぞれト
ランジスタ１４のドレイン電極とゲート電極とを形成す
る２個あ導体１７ｂ、１７ｃを含み得、上部金属層は、
トランジスタ１４のソース電極を形成する導体１７ａ、
及び中間絶縁層１８ａ内の孔部に充填される導体材料１
９と抵抗体１１とを介してドレイン電極１７ｂＫ接続さ
れる導体１７ｄを含む。図面の単純化のために、考えら
れる他の層は図示しなかった。
従来技術に従うなら、多結晶半導体材料のドレイン導体
１７ｂ中に抵抗体１１を形成するために使用されるイオ
ンは活性なイオンであシ、これは結晶基板１２中に各導
電型の領域、例えばトランジスタ１４のソース１４ａ及
びドレイン１４ｂ領域を形成するために活性なイオンが
使用されるのと同じ理由に拠る。まず、抵抗体１１及び
他の全抵抗体を形成するために必要な抵抗値に相当する
抵抗を導体１７ｂ、１７ｃに与えるべく、少量の前記活
性なイオンを多結晶層の全体に注入した。
１７ｂ中に抵抗体１１を形成するために使用されるイオ
ンは活性なイオンであシ、これは結晶基板１２中に各導
電型の領域、例えばトランジスタ１４のソース１４ａ及
びドレイン１４ｂ領域を形成するために活性なイオンが
使用されるのと同じ理由に拠る。まず、抵抗体１１及び
他の全抵抗体を形成するために必要な抵抗値に相当する
抵抗を導体１７ｂ、１７ｃに与えるべく、少量の前記活
性なイオンを多結晶層の全体に注入した。
次に、抵抗体を形成しようとする導体の全領域（例えば
導体１７ｂ）にマスクを施し、マスクされた領域以外の
層全体を高導電性にすべくこのマスクされていない部分
に大量の活性なイオ゛ンを注入した。
導体１７ｂ）にマスクを施し、マスクされた領域以外の
層全体を高導電性にすべくこのマスクされていない部分
に大量の活性なイオ゛ンを注入した。
本発明に従うなら、多結晶層全体を高導電性にするため
にこの層全体に好ましくはまず最初に多量の均一なＦ−
プ量、即ちドープ濃度の活性なイオンを与える。次に１
抵抗体を形成しようとする層の領域のみが露光されるよ
うにマスク２０（第１図の一点鎖線）を施すことにより
、所望の抵抗値を得るのに十分々量及び注入エネルギー
でこの多結晶材料領域中に活性なイオンを注入する。半
導体材料中への活性イオンのドーピングは、多結晶材料
の堆積（デポジション）と同時、或いは堆積後の拡散に
よシ、または材料の堆積後のイオン注入によシ実施され
得る。好ましくは、非活性なイオンは希がヌの族に属し
、例えばアルゴンである。
にこの層全体に好ましくはまず最初に多量の均一なＦ−
プ量、即ちドープ濃度の活性なイオンを与える。次に１
抵抗体を形成しようとする層の領域のみが露光されるよ
うにマスク２０（第１図の一点鎖線）を施すことにより
、所望の抵抗値を得るのに十分々量及び注入エネルギー
でこの多結晶材料領域中に活性なイオンを注入する。半
導体材料中への活性イオンのドーピングは、多結晶材料
の堆積（デポジション）と同時、或いは堆積後の拡散に
よシ、または材料の堆積後のイオン注入によシ実施され
得る。好ましくは、非活性なイオンは希がヌの族に属し
、例えばアルゴンである。
第３図は、本発明に従い多結晶シリコン体１平方センチ
メータ当たシに注入されたイオンの１−プ量即ち濃度（
ｄ）の関数として抵抗（Ｒ）の変化を示したグラフであ
る。多結晶シリコン体の厚さは０．４マイクロメータで
あシ、従来の低圧化学蒸着法（ＬＰＣＶＤ）に従い低圧
化学蒸着によシロ３０Ｃで堆積させた。材料を高導電性
にするために、まず１３０ｋｅＶで１平方センチメータ
当た！１５Ｘ１０’個のイオン濃度で材料全体にヒ素イ
オンを注入した。次に、第３図のグラフの横軸に示すよ
うな範囲でドープ量を変化させながら非活性なアルゴン
イオンを１８０ｋｅＶで注入した。続いて窒素下に１０
５０ Ｃで３０分間アニールを行った。
メータ当たシに注入されたイオンの１−プ量即ち濃度（
ｄ）の関数として抵抗（Ｒ）の変化を示したグラフであ
る。多結晶シリコン体の厚さは０．４マイクロメータで
あシ、従来の低圧化学蒸着法（ＬＰＣＶＤ）に従い低圧
化学蒸着によシロ３０Ｃで堆積させた。材料を高導電性
にするために、まず１３０ｋｅＶで１平方センチメータ
当た！１５Ｘ１０’個のイオン濃度で材料全体にヒ素イ
オンを注入した。次に、第３図のグラフの横軸に示すよ
うな範囲でドープ量を変化させながら非活性なアルゴン
イオンを１８０ｋｅＶで注入した。続いて窒素下に１０
５０ Ｃで３０分間アニールを行った。
第３図の曲線の横軸及び縦軸の目盛シは対数表示である
。横軸に示した値は１平方センチメータ当たりのイオン
数（個／ ｃｒｌ＝ ）で示したアルゴンイオンのドー
プ量（ａ）であＪ） １０１５乃至１０１７の範囲を示
しておシ、これに対して得られた抵抗値は０．０１Ω・
口乃至１Ω・ｃｍであった。第３図が示すように、得ら
れた曲線は抵抗値が約０．０３Ω・釧を越えると実質的
に直線状を描き低端部でやや湾曲するという利点がある
。
。横軸に示した値は１平方センチメータ当たりのイオン
数（個／ ｃｒｌ＝ ）で示したアルゴンイオンのドー
プ量（ａ）であＪ） １０１５乃至１０１７の範囲を示
しておシ、これに対して得られた抵抗値は０．０１Ω・
口乃至１Ω・ｃｍであった。第３図が示すように、得ら
れた曲線は抵抗値が約０．０３Ω・釧を越えると実質的
に直線状を描き低端部でやや湾曲するという利点がある
。
第３図に示した多結晶材料を使用した場合、本発明方法
に従って形成され第１図に示されるような方形状の抵抗
体は約２５０オーム乃至２５キロオームの値を示すであ
ろう。また、特に注意すべき点として、横軸及び縦軸の
目盛シが対数で示されている第３図のグラフに於いて、
曲線の直線部分は、ｙ ＝ ａｘ ＋ ｂ型の一次関数
によ多線形の目盛を有するグラフに書換えられ得る。こ
れは、ａｘｎ（ｎは４乃至６）型の項を含む非一次関数
で示される上述の従来技術の方法の曲線に較べて特筆す
べき点である。つ−ｔｂ従来技術の方法ではイオンのド
ープ濃度が因数１０しか変化しない場合に、抵抗値は因
数１０４乃至１０６まで変化する。このように本発明方
法はよシ正確な抵抗値を得るべく極めて容易に制御され
得る。更に、抵抗体を含む集積回路デフ９イスの製造工
程中に実際に抵抗体の大きさに何ら変化が生じないこと
、及び本発明は高密度の素子集積を有する集積回路デバ
イスの製造にも適用できるということが認められた。
に従って形成され第１図に示されるような方形状の抵抗
体は約２５０オーム乃至２５キロオームの値を示すであ
ろう。また、特に注意すべき点として、横軸及び縦軸の
目盛シが対数で示されている第３図のグラフに於いて、
曲線の直線部分は、ｙ ＝ ａｘ ＋ ｂ型の一次関数
によ多線形の目盛を有するグラフに書換えられ得る。こ
れは、ａｘｎ（ｎは４乃至６）型の項を含む非一次関数
で示される上述の従来技術の方法の曲線に較べて特筆す
べき点である。つ−ｔｂ従来技術の方法ではイオンのド
ープ濃度が因数１０しか変化しない場合に、抵抗値は因
数１０４乃至１０６まで変化する。このように本発明方
法はよシ正確な抵抗値を得るべく極めて容易に制御され
得る。更に、抵抗体を含む集積回路デフ９イスの製造工
程中に実際に抵抗体の大きさに何ら変化が生じないこと
、及び本発明は高密度の素子集積を有する集積回路デバ
イスの製造にも適用できるということが認められた。
以上本発明の好ましい具体例について説明したが、本発
明の原理及び精神から離れることなくこの好ましい具体
例に変更が可能なこと、また本発明が上記に記載し図面
に示した具体例に限定されないことは明らかである。例
えば抵抗体を形成しようとする多結晶半導体材料はシリ
コン以外の物質、例えば半導体化合物または耐火金属化
合物であシ得、非活性イオンは、適用される多結晶材料
に対して非活性である限シ、アルゴン或いは希ガス以外
の物質であシ得る。更に本発明で使用され得る抵抗値を
考慮するなら、形成される素子はあらゆる型の電界効果
トランジスタまたはバイポーラトランジスタ、または他
の壓の能動的もしくは受動的素子であり得る。最後に、
いずれのイオン注入工程にもアニーリングが必要なこと
、及び上記に与えられたアニーリングのノ（ラメータの
値は単に非限定的な例示にすぎないが、現在ではまだこ
のような値を使用するのは困難であるのでこれらの値が
非常に有意義であるということが理解されよう。
明の原理及び精神から離れることなくこの好ましい具体
例に変更が可能なこと、また本発明が上記に記載し図面
に示した具体例に限定されないことは明らかである。例
えば抵抗体を形成しようとする多結晶半導体材料はシリ
コン以外の物質、例えば半導体化合物または耐火金属化
合物であシ得、非活性イオンは、適用される多結晶材料
に対して非活性である限シ、アルゴン或いは希ガス以外
の物質であシ得る。更に本発明で使用され得る抵抗値を
考慮するなら、形成される素子はあらゆる型の電界効果
トランジスタまたはバイポーラトランジスタ、または他
の壓の能動的もしくは受動的素子であり得る。最後に、
いずれのイオン注入工程にもアニーリングが必要なこと
、及び上記に与えられたアニーリングのノ（ラメータの
値は単に非限定的な例示にすぎないが、現在ではまだこ
のような値を使用するのは困難であるのでこれらの値が
非常に有意義であるということが理解されよう。
第１図は本発明の一具体例を示す集積回路デバイスの部
分平面図、第２図は第１図の■−■線に沿う横断面図、
及び第３図は本発明に従い材料中に注入されるイオンの
ドープ濃度の関数として材料の抵抗の変化を示したグラ
フである。 １０・・・集積回路デバイス、１１・・・抵抗体、１２
・・・基 板、１４・・・トランジスタ、１４ａ・・・
ソース、 １４ｂ・・・ドレイン、１５．１６・
・・絶縁層、 １７・・・接続格子、１８ａ・・・中
間絶縁層、 ２０・・・マスク。 代理人弁理士今 村 元 特許庁長官 若杉 和夫 殿 １．事件の表示 昭和５８年特許願第１８８２９０
号２、発明の名称 多結晶半導体材料中に抵抗体を
形成する方法、並びにこの方法により形成された抵抗体
及び集積回路デバイス ３、補正をする者 事件との関係 特許出願人 名 称 シー・アイ・アイ・ハネウェル・プル４
、代 理 人 東京都新宿区新宿１丁目１番１４号
山田ビル（郵便番号１６０） ｉｉ１話（０３）
３５４−８６２３（内容に変更なし）
分平面図、第２図は第１図の■−■線に沿う横断面図、
及び第３図は本発明に従い材料中に注入されるイオンの
ドープ濃度の関数として材料の抵抗の変化を示したグラ
フである。 １０・・・集積回路デバイス、１１・・・抵抗体、１２
・・・基 板、１４・・・トランジスタ、１４ａ・・・
ソース、 １４ｂ・・・ドレイン、１５．１６・
・・絶縁層、 １７・・・接続格子、１８ａ・・・中
間絶縁層、 ２０・・・マスク。 代理人弁理士今 村 元 特許庁長官 若杉 和夫 殿 １．事件の表示 昭和５８年特許願第１８８２９０
号２、発明の名称 多結晶半導体材料中に抵抗体を
形成する方法、並びにこの方法により形成された抵抗体
及び集積回路デバイス ３、補正をする者 事件との関係 特許出願人 名 称 シー・アイ・アイ・ハネウェル・プル４
、代 理 人 東京都新宿区新宿１丁目１番１４号
山田ビル（郵便番号１６０） ｉｉ１話（０３）
３５４−８６２３（内容に変更なし）
Claims (9)
- （１）多結晶半導体材料中に抵抗体を形成する方法でＩ
Ｊ）、この方法は、前記材料に対して電気的に活性なイ
オンを前記材料に多量にドープすることによフ前記材料
を導体化する段階と、前記材料の抵抗体を形成しようと
する領域に前記材料に対して電気的に非活性なイオンを
注入する段階とを含む抵抗体の形成方法。 - （２）前記注入段階は、所定の抵抗値が得られるように
、注入された電気的に非活性なイオンの濃度を制御する
段階を含む特許請求の範囲第１項に記載の方法。 - （３）前記制御段階は、０．０１Ω・α乃至１Ω・眞の
範囲の抵抗値が得られるように電気的に非活性なイオン
の濃度を調整する段階を含む特許請求の範囲第２項に記
載の方法。 - （４）前記電気的に非活性なイオンは希ガスの族に属す
る特許請求の範囲第１項に記載の方法。 - （５）前記電気的に非活性なイオンはアルゴンである特
許請求の範囲第４項に記載の方法。 - （６）前記注入段階は、マスクを用いて抵抗体を形成し
ようとする材料の領域を露出する段階と、露出された領
域に電気的に非活性なイオンを注入する段階とを含む特
許請求の範囲第１項に記載の方法。 - （７）前記電気的に活性なイオンは、それぞれＮまたは
Ｐｉ導電性を構成するドナーまたはアクセプタイオンを
含む特許請求の範囲第１項に記載の方法。 - （８） 前記電気的に活性なイオンは、ヒ素、リン及
びホウ素から成るグループから構成される装置請求の範
囲第７項に記載の方法。 - （９）前記多結晶半導体材料は、シリコン、半導体化合
物及び耐火金属化合物（ｒｅｆｒａｃｔｏｒｙ ｍｅｔ
ａｌｃｏｍｐｏｕｎｄｓ）から成るグループから選択さ
れる特許請求の範囲第１項に記載の方法。 （１０前記電気的に活性なイオンをドープする段階は、
前記材料のデポジションと同時の拡散によシ実施される
特許請求の範囲第１項に記載の方法。 α力 前記電気的に活性なイオンをドープする段階は、
前記材料のデポジション後の拡散により実施される特許
請求の範囲第１項に記載の方法。 αの 前記電気的に活性なイオンをドープする段階は、
前記材料のデポジション後のイオン注入によシ実施され
る特許請求の範囲第１項に記載の方法。 ０階 特許請求の範囲第１項に記載の方法により形成さ
れた抵抗体。 αａ 第一領域と第二領域とを有する多結晶半導体材料
を含む集積回路デバイスであり、前記第一領域は同領域
を導体化すべく電気的に活性なイオンが多量にドープさ
れておシ、前記第二領域は電気抵抗体を構成し、前記第
二領域は、前記材料に対して電気的に非活性なイオンを
注入されている集積回路デバイス。 （１ツ 前記非活性なイオンは希ガスの族に属する特
許請求の範囲第１４項に記載のデバイス。 Ｑ６） 前記非活性なイオンはアルゴンである特許請
求の範囲第１５項に記載のデバイス。 Ｑ７）前記多結晶半導体材料はシリコンである特許請求
の範囲第１４項に記載のデバイス。 αＱ 前記材料は結晶半導体基板上に配置され、該基板
中に形成された各素子を結合する導電性接続格子の一部
を構成する特許請求の範囲第１４項に記載のデバイス。 ←翅 前記素子は電界効果トランジスタを含む特許請求
の範囲第１８項に記載のデバイス。 （至）前記素子社バイポーラトランジスタを含む特許請
求の範囲第１８項に記載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8216803A FR2534415A1 (fr) | 1982-10-07 | 1982-10-07 | Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant |
| FR8216803 | 1982-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5989452A true JPS5989452A (ja) | 1984-05-23 |
| JPH0614532B2 JPH0614532B2 (ja) | 1994-02-23 |
Family
ID=9278052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188290A Expired - Lifetime JPH0614532B2 (ja) | 1982-10-07 | 1983-10-06 | 多結晶半導体材料中に抵抗体を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4916507A (ja) |
| EP (1) | EP0107556B1 (ja) |
| JP (1) | JPH0614532B2 (ja) |
| DE (1) | DE3376166D1 (ja) |
| FR (1) | FR2534415A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152657A (ja) * | 1983-02-18 | 1984-08-31 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 高シ−ト抵抗を有する多結晶シリコン層の形成方法 |
| GB2182488A (en) * | 1985-11-02 | 1987-05-13 | Stc Plc | Integrated circuit resistors |
| FR2602093B1 (fr) * | 1985-12-27 | 1988-10-14 | Bull Sa | Procede de fabrication d'une resistance electrique par dopage d'un materiau semiconducteur et circuit integre en resultant |
| KR900005038B1 (ko) * | 1987-07-31 | 1990-07-18 | 삼성전자 주식회사 | 고저항 다결정 실리콘의 제조방법 |
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
| US5068201A (en) * | 1990-05-31 | 1991-11-26 | Sgs-Thomson Microelectronics, Inc. | Method for forming a high valued resistive load element and low resistance interconnect for integrated circuits |
| US5462894A (en) * | 1991-08-06 | 1995-10-31 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating a polycrystalline silicon resistive load element in an integrated circuit |
| US5182627A (en) * | 1991-09-30 | 1993-01-26 | Sgs-Thomson Microelectronics, Inc. | Interconnect and resistor for integrated circuits |
| US5212108A (en) * | 1991-12-13 | 1993-05-18 | Honeywell Inc. | Fabrication of stabilized polysilicon resistors for SEU control |
| IT1256362B (it) * | 1992-08-19 | 1995-12-04 | St Microelectronics Srl | Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling |
| US5318915A (en) * | 1993-01-25 | 1994-06-07 | North Carolina State University At Raleigh | Method for forming a p-n junction in silicon carbide |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| JP3180875B2 (ja) * | 1994-04-01 | 2001-06-25 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
| US5543350A (en) * | 1995-09-29 | 1996-08-06 | Chartered Semiconductor Manufacturing Pte Ltd | SRAM resistor tab doping by plug implant from buried contact |
| US6188136B1 (en) * | 1996-06-26 | 2001-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device including a wiring layer having a non-doped or high resistivity polycrystal silicon portion |
| KR100232206B1 (ko) * | 1996-12-26 | 1999-12-01 | 김영환 | 반도체 소자의 제조방법 |
| US5949092A (en) * | 1997-08-01 | 1999-09-07 | Advanced Micro Devices, Inc. | Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator |
| US6069398A (en) * | 1997-08-01 | 2000-05-30 | Advanced Micro Devices, Inc. | Thin film resistor and fabrication method thereof |
| US5888853A (en) * | 1997-08-01 | 1999-03-30 | Advanced Micro Devices, Inc. | Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof |
| US7785979B2 (en) * | 2008-07-15 | 2010-08-31 | International Business Machines Corporation | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same |
| US11637173B2 (en) * | 2020-09-29 | 2023-04-25 | Globalfoundries U.S. Inc. | Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5213788A (en) * | 1975-07-23 | 1977-02-02 | Hitachi Ltd | Production method of semiconductor device |
| JPS5552254A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4416049A (en) * | 1970-05-30 | 1983-11-22 | Texas Instruments Incorporated | Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor |
| AU464038B2 (en) * | 1970-12-09 | 1975-08-14 | Philips Nv | Improvements in and relating to semiconductor devices |
| US3886587A (en) * | 1973-07-19 | 1975-05-27 | Harris Corp | Isolated photodiode array |
| US4053925A (en) * | 1975-08-07 | 1977-10-11 | Ibm Corporation | Method and structure for controllng carrier lifetime in semiconductor devices |
| US4110776A (en) * | 1976-09-27 | 1978-08-29 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
| WO1981000928A1 (en) * | 1979-09-27 | 1981-04-02 | American Micro Syst | Sample and hold circuit with offset cancellation |
| JPS5696850A (en) * | 1979-12-30 | 1981-08-05 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4367580A (en) * | 1980-03-21 | 1983-01-11 | Texas Instruments Incorporated | Process for making polysilicon resistors |
| US4432008A (en) * | 1980-07-21 | 1984-02-14 | The Board Of Trustees Of The Leland Stanford Junior University | Gold-doped IC resistor region |
-
1982
- 1982-10-07 FR FR8216803A patent/FR2534415A1/fr active Granted
-
1983
- 1983-10-06 DE DE8383401950T patent/DE3376166D1/de not_active Expired
- 1983-10-06 EP EP83401950A patent/EP0107556B1/fr not_active Expired
- 1983-10-06 JP JP58188290A patent/JPH0614532B2/ja not_active Expired - Lifetime
- 1983-10-07 US US06/540,142 patent/US4916507A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5213788A (en) * | 1975-07-23 | 1977-02-02 | Hitachi Ltd | Production method of semiconductor device |
| JPS5552254A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4916507A (en) | 1990-04-10 |
| JPH0614532B2 (ja) | 1994-02-23 |
| FR2534415A1 (fr) | 1984-04-13 |
| EP0107556B1 (fr) | 1988-03-30 |
| FR2534415B1 (ja) | 1985-01-11 |
| EP0107556A1 (fr) | 1984-05-02 |
| DE3376166D1 (en) | 1988-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989452A (ja) | 多結晶半導体材料中に抵抗体を形成する方法、並びにこの方法により形成された抵抗体及び集積回路デバイス | |
| US4242691A (en) | MOS Semiconductor device | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| US4965214A (en) | Method for manufacturing poly-crystal sillicon having high resistance | |
| US3796929A (en) | Junction isolated integrated circuit resistor with crystal damage near isolation junction | |
| US3434021A (en) | Insulated gate field effect transistor | |
| KR940008571B1 (ko) | 반도체장치의 제조방법 | |
| JPS60109260A (ja) | 補償された多結晶シリコン抵抗素子 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| GB1019213A (en) | Solid circuits comprising field-effect devices known as gridistors | |
| JPH0558672B2 (ja) | ||
| US4910161A (en) | Method of making a semiconductor memory device | |
| JPS6329828B2 (ja) | ||
| JPH0360068A (ja) | 半導体メモリ装置 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPS6124827B2 (ja) | ||
| JPH0131704B2 (ja) | ||
| JPS62149172A (ja) | 不純物導入方法 | |
| JPS6152991B2 (ja) | ||
| KR930000910B1 (ko) | 이산화 실리콘 부하저항의 제조방법 | |
| JPH0812926B2 (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS5931225B2 (ja) | 集積回路装置の製造方法 | |
| JPS60101960A (ja) | 半導体集積回路の製造方法 | |
| JPH03265130A (ja) | 半導体装置の製造方法 | |
| JPS61206219A (ja) | 半導体装置の製造方法 |