JPS59152657A - 高シ−ト抵抗を有する多結晶シリコン層の形成方法 - Google Patents

高シ−ト抵抗を有する多結晶シリコン層の形成方法

Info

Publication number
JPS59152657A
JPS59152657A JP19448083A JP19448083A JPS59152657A JP S59152657 A JPS59152657 A JP S59152657A JP 19448083 A JP19448083 A JP 19448083A JP 19448083 A JP19448083 A JP 19448083A JP S59152657 A JPS59152657 A JP S59152657A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
sheet resistance
carbon
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19448083A
Other languages
English (en)
Inventor
ロバ−ト・フオ−ベル・バ−ソロミユウ
デ−ビツド・リチヤ−ド・キヤンベル・シニア
ハワ−ド・ヘルジ・ハンセン
チヤ−ルズ・ウイリアム・コバ−ガ−・サ−ド
ジヨン・エム・ワ−ソ−ン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59152657A publication Critical patent/JPS59152657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、基板上に再現性のある、制御可能なシート抵
抗を有する多結晶シリコン層より成る抵抗素子を形成す
るだめの方法に係る。
〔従来技術〕
従来、県積回路の分野に於て、反対導′−型の半導体基
板中に浅い領域をドーピングフ゛−ることにより抵抗素
子を形成することは周知である。一般的に、それらの抵
抗素子は、シート抵抗が低く(約103Ω/口よりも低
い)、抵抗値の温度係数(TCR)が大きく、又その結
果として線形性が悪い。
ば化物の表面上に形成されたドープされた多結晶シリコ
ン層より成る抵抗素子が、特にバイポーラ技術に於て、
益々多(の関心を集めている。それらの抵抗素子は、処
理の複雑さが相当に増しても高い値を有し、しかも従来
の単結晶シリコン中に形成された浅い抵抗素子に比べて
小さな面積しか必要としない。
付着されたドープされた多結晶シリコン層は、抵抗素子
として用いられる他に、多結晶シリコンが導電材として
働く集積回路素子に於ても゛広く用いられており、典凰
的には、MO8素子のゲート電極の形成、電械接点及び
相互接続パターンに用いられている。
ドープされていない薄い(′2乃至6ミクロン又はそれ
以下)多結晶シリコン層は、伝導が粒界に跨って行われ
るために、少(とも108乃至1010Ω/口という極
めて商いシート抵抗を示す。その値は、温度依存性が強
すぎ、又余りにも高抵抗である。
論理回路又はメモリ・セルのだめの負荷素子の如き、集
積回路用抵抗素子に通常用いられる、比較的抵抗の低い
多結晶シリコン層の形成には、シート抵抗を低(するた
めに低濃度にドープされた多結晶シリコンを用いる必要
がある。典型的には、10乃至10Ω/口の範囲のシー
ト抵抗を生じそして抵抗素子の所望や特性を生じ・るた
めには、数百ナノメータの厚さの層に、燐が例えば10
0乃至150KeVに於て1×10 乃至lX1014
□原子/ amの注入量で注入される。
この注入工程の後、ウェハがN2雰囲気中で1000℃
に於て少くとも60分間アニー〃される。
この工程は、燐原子をシリコン中に適切に分布させて、
それらを活性化するために行われる。
しかしながら、低濃度にドープされた多結晶シリコンは
、集積回路用抵抗素子の形成に適した再現性のある材料
ではない。その材料に於ては、再現性のあるシート抵抗
を得ることが難しい。低濃度にドープされた状態に於て
は、シート抵抗が粒界に於ける電荷キャリア・トラップ
の作用及び粒度め両者によって著しく影響され、それら
両者は多(の処理変数(ドーピング線度、付着温度等)
に複雑に、しかも予測不可能に依4°する。例えば、成
る典型的な低濃度にドーグされた多結晶シリコ −ン層
(赫さ540nm、’ 2X10  硼素原子/cm3
、粒子の直径25nm)に於ては、粒子の直径が2倍に
増加すると、シート抵抗が1000分の1に低下する。
同じ多結晶シリコン層のト々ツブ密度を2倍に変化させ
ると、シート抵抗が1000倍に変化する。これは、低
濃度にドープされた多結晶シリコンに於ては、電荷キャ
リア(ドバント)の濃度と粒界に於り゛るキャリア・ト
ラップ(トラップ中心)の濃度とが極めて厳密に補償し
合う結果である。
更に、シート抵抗は、ドーピング・レベルニモ強く依存
する(シート抵抗は、ドーピング・レベルに対して線形
的な低下でなく、より急速に低下する)。その良い1例
が、the Transactionsof  the
 IECE of Japan、  第8巻、第4号、
1980年4月、第267頁乃至第274頁に於けるT
、0hzone等による” The Features
 ofResistor Load MO8ICUsi
ng Ion −Implanted Po1yai目
con Re5istors”と題する文献の第1図に
於て示されている。その第1図は、ドーピング・レベル
に於ける1桁の太4 きさの変化(10原子/cm2かも1015原子/am
2への変化)が、シート抵抗に於ける4桁の太きさの変
化(10Ω/口から106Ω/口への変化)を生じるこ
とを示している。この文献は又、TCRO値とシート抵
抗との間に強い依存性があることも示している。低濃度
にドープされた多結晶シリコンのシート抵抗は、高濃度
にドープされた多結晶シリコンの場合よりも、温度依存
性が強い。
従って、再現性のある、制御可能な106乃至105Ω
/口の範囲のシート抵抗を得ることは、極めて困難であ
ると思われる。しかしながら、その範囲のシート抵抗を
得ることは、高速論理回路Ω開発のために極めて重要で
ある。
単結晶シリコン中に浅く注入された抵抗素子が、A’r
又はNeの如ぎ電気的不活性種の付加的注入を用いて形
成されている。それらの抵抗素子の形成方法の例は、”
 Ion Implantation  inSemi
conductors ” Proc、 2nd  I
nt、 Conf。
on Ion Implantation  in S
emiconductorsSpringer−Ver
lag、 Berlinll 971年、第657頁乃
至第661頁に於けるに、 H,Nicholas及び
R,A、 Fordによる” New Techniq
ue forImproving High Valu
e Ion ImplantedResistors”
と題する文献; IBM TechniealDisc
losure Bulletin1第22巻、第4号、
1979年9月、第15o1頁乃至第1502頁に於け
るR、 Chanclo、u等による” Implan
tedResistors Made With an
 AdditionalNeutral Ion Im
plantation”と題する文献;米国特許第36
85506号明細1等に示されている。上記のN1ch
o’las等による文献は、単結晶シリコン中にネオン
又はアルゴンとノ削素とを注入することに関するもので
あり、中性イオン種が硼素をドープされた抵抗素子の電
気的特性に影響を与えることを提示している。その基本
的実験に於−cu、予めネオンが2ooKevに於て1
X1o17原子/cm2の注入量で注入された後に、シ
ート抵抗を設定するために、硼素が40KeVに於て2
×6 10 原子/cm2の注入量で注入された。アニーリン
グが400乃至s’oo’cで行われた。シート抵抗は
より高いアニーリング温度に於て低下し、ネオン及び/
若しくはアルゴンが気泡を形成して、抵抗素子かも外方
拡散することを提示している。
上記のChanclou等による文献も、ネオン又はア
ルゴンの中性種を用いてもよいが、N1cholas等
による文献に於て示された問題と同様な不安定性の問題
が生じるであろうことを指摘している。
上記米国特許第3683306号明細書も、多結晶層で
はない半導体基板について記載している。
その記載は、錫及び鉛に限定されている。更に、その方
法は、本発明の方法の場合の如(シ、−ト抵抗の制御で
なく、TCRの制御を意図したものであった。
〔発明の目的及び概要〕
本発明の目的は、標準的なシリコン・ウェハの処理の場
合よりも余分に1つの注入工程しか必要としない、正確
で、再現性のある、制御可能な106乃至105Ω/口
程度のシート抵抗を有する多結晶シリコン層の形成方法
を提供することである。
本発明の方法に従って、初めに多結晶シリコン層中のト
ラップを満たすために必要な電荷キャリアの量を充分に
超える量の電荷キャリアを供給するために、上記多結晶
シリコン層中にN又はP型不純物を高濃度にドーグし、
それから上記多結晶シリコン層のシート抵抗を増すため
に、電気的に寄与しない炭素及び菫素原子の如き電気的
不活性種を上記多結晶シリコン層中にイオジ注入するこ
とにより、正確な、再現性のある値に調整されたシート
抵抗を有する多結晶シリコン層より成る改良された多結
晶シリコン抵抗素子が形成される。
後の熱処理に於て、上記原子は、移動度を低下させそし
て/又は電荷キャリアをトラップして、シート抵抗を増
加させる、小さな安定した析出物を形成する。
好ましくは、多結晶シリコン層即ち抵抗素子領域に、初
めにN又はP型不純物が約lX1019元至6×101
9原子/ cm3の高刺度にドーグされ、それから炭素
又は窒素原子が約6×10 乃至6X1021原子/c
m3の濃度に注入される。
それから、先ず上記多結晶シリコン層から上記不活性種
が外方拡散しない様に上記多結晶シリコン層の表面上に
2酸化シリコンのキャップを形成するために、酸化雰囲
気中でアニーリングが行われてから、上記不純物を電気
的に活性化し且つ粒子に於ける欠陥を直すために、窒素
の如き非酸化雰囲気中で更に加熱が続けりれる。
−〔実施例〕 多結晶シリコン材料は、粒界により相互に結合されてい
る小さな微結晶より成る。各微結晶内には、原子が周期
的に配列されており、従って各微結晶それ自体が1つの
単結晶の部分であると考えることが出来る。粒界は、複
雑な構造を有し、通常は原子が周期的に配列されていな
い、幾つかの原子層より成る。粒界に於けるそれらの層
は、隣接する配向の異なる微結晶の間の過渡的領域であ
る。ドープされた多結晶シリコンの粒界と電気的特性と
の間には、強い相互作用が存在する。
粒界に於ては、原子が周期的に配列されていないために
、原子の不完全な結合による多数の欠陥が存在する。そ
の結果、トラップ状態が形成され、それらのトラップ状
態畔、トラップ中心として働き、キャリアなゲッタリン
グして、それらが移動しない様にすることが出来る。従
って、伝導に用いられる自由キャリアの数が減少する。
トラップ中心がチャージされると、成る微結晶から隣接
する微結晶への自由キ、ヤリアの移動を妨げて見掛は上
の又は有効な移動度を低下させる、ポテンシャル・エネ
ルギ障壁が生じる。この極めて簡単な説明は、多結晶シ
リコン層のシート抵抗とそのドーピング・レベルとの間
に依存性が存在することを指摘している。
本発明の方法は、基板上に付着された多結晶シリコン層
のシート抵抗を、安定した、正確な、再現性のある電気
的特性を保って、所望の値に調整することが出来るとい
う発見に基いて℃・る。上記多結晶シリコン層は、典型
的には50乃至10[JOナノメータの厚さを有し、好
ましくは約300ナノメータの厚さを有する。初めに上
記多結晶シリコン層中のトラップ中心を満たすために必
要な電荷キャリアの量を充分に越える量の電荷キャリア
を供給するために、上記多結晶シリコン層中にN又はP
型不純物を高濃度にドープし、それから炭素及び窒素原
子の如き電気的不活性種を上記多結晶シリコン層中に高
注入量でイオン注入することにより、多くの集積回路用
に理想的に適する、106乃至105Ω/口の範囲の比
較的高いシート抵抗を有する、再現性のある多結晶シリ
コン層より成る抵抗素子を形成し得ることが解った。
初めの工程に於て、多結晶シリコン層は、ドーピングに
より供給されたキャリアの小さな一部分だけを用いてト
ラップが満たされる様に、充分に高濃度にドープされね
ばならない。その結果、粒界に於けるトラップの影響が
比較的小さくなる。
キャリア・トラップは全体的な自由キャリア濃度を僅か
しか低下させず、隣接する粒子の界面に於けるバンドの
曲がりが極めて小さくなる。従って、その小さなエネル
ギ障壁は、成る粒子の内側から次の粒子への多数キャリ
アの流れを著しく妨げない。
例えば硼素及び燐を不純物として用いる場合には、キャ
リア・トラップを協和させるために必要な量の30乃至
200倍の量、換言すると、粒界に於けるトラップ状態
密度N(−Qt/cm2 と粒度L(cm)とめ比率の
30乃至200倍の量を注入する必要がある。その高濃
度にドープされた不純物の濃度は、典型的には約I X
 1019乃至6X1019原子/cm3である。特に
燐の場合には、その濃度が約1.6 X 10  乃至
6×1o 原子/cm”であることが好ましい。°その
結果得られた多結晶シリコン層は、約103Ω/口を呈
し、又はそれよりも僅かに低いシート抵抗を呈する。
次の工程に於ける第2のドーピングの目的は、散乱を増
加させてキャリアをドラッグする、微細に分散された高
密度の欠陥中心を故意に導入することである。これは、
移動度及び電荷キャリアの密度を低下させることにより
、シート抵抗を増加させる。欠陥中心は、窒素及び炭素
の如き、化学的に反応する電気的不活性種を高注入量で
注入することによって導入される。高温アニーリングに
於て、有効な正孔又は電子散乱体である、微細に分散さ
れた安定した析出物が形成される。窒素及び炭素の場合
には、そのドー、ピング範囲は3X1’O”乃至6×1
0 原子/cmである。
アニーリング工程は、好ましくは、・初めの短時間の熱
酸化工程と、その後の非酸化雰囲気中でのアニーリング
とを含む。それらの工程を約1000℃よりも低い温度
で行うことが好蓋しい。酸化工程に於ては、電気的不活
性種の外方拡散を防ぐために表面上に数十ナノメータ程
度の薄い二酸化シリコンのキャップが形成される。非酸
化雰囲気中でのアニーリングに於ては、不純物が活性化
され且つ欠陥が直される。
処理の最終段階に於て、多結晶シリコン層のシート抵抗
を103乃至105Ω/口の範囲の任意の所望の値に調
整することが生来る。
この概念の有効性は、多結晶シリコン層に於ける。シー
ト抵抗と電気的不活性種の注入量との間の関係を示して
いる第1図乃至第4図並びにそれらに関連1−る表工乃
至表TVBに於て表わされている。次に示す例から、対
数−線ノ晧関係が種々の処理の変化に適用できることが
解った。それらの例は、本発明の方法の種々の特徴を示
しており、本発明の範囲を何ら限定するものではない。
例1:(#I素をドーグされた多結晶シリコン層中への
窒素の注入 10個の試料ウェハE、E 1乃至EBloに於て、1
104nの熱的二酸化シリコン層上に、略600nmの
多結晶シリコン層が付着された。それから、10個のす
べてのウェハに於て、上記多結晶シリコン層に、800
乃至1000Ω/口の範囲のシート抵抗の値(試料EE
9及びEEIOを参照)が得られる様に、硼素イオンが
50KeVに於て6.5×1014原子/cmの注入量
で注入された。そのうち、8個のウェハEE1乃至EE
8に於て、最大5原子パーセントのIXが注入された。
シリコンの密度が5.OX 1022原子/cm3であ
るので、Y十人されるべき窒素原子の閾度は2.5 X
 1021原子/cm3となり、それは最大7.5 X
 1016原子/cm2の注入量に相当する。窒素は1
80KeVのエネルギで注入された。それらのウェハが
、02中2分間及びN2中28分間のサイクルを用いて
、1000℃でアニールされた。そのサイクルの02中
でのアニーリングに於て、多結晶シリコン層の表面上に
、二酸化シリコンのキャップが形成された。
シート抵抗が、シート抵抗の平均値を得るために3つの
異なる位置に於て、四点法により測定された。
ウェハEE1乃至EE10に於ける、注入量とそ。
の結果得られたシー、ト抵抗との対応関係が、次の表I
に示されている。
第1図は、硼素をドープされている多結晶シリコン層中
に窒素を注入されたウニへEEI乃至EE8に関するデ
ータを示している。第1図の曲線は、窒素を注入された
場合に、多結晶シリコン層のシート抵抗が増加すること
を明瞭に示している。
2乃至6原子パーセントのN2を超えたとき、そその効
果は極めて顕著になり、窒素を注入されなかったウェハ
EE9及びEEIDに比べてシート抵抗が略1桁の大き
さだけ増加する。
例2:硼素をドープされた多結晶シリコン層中への窒素
及び炭素の注入 14個のウェハPa1乃至PR14に於て、95nmの
熱的二酸化シリコン層上に、320nmの多結晶シリコ
ン層が付着された。それらのすべてのウェハに於て、硼
素が50に、eVのエネルギに於て6.5X10”原子
/ c m 2の注入量で注入された0ウエハPR1及
びPa2には、テスト用として、硼素だけが注入された
。それがら、ウェハPa1乃至PR8には窒素が、PR
9乃至PR14ングの初めに薄い2酸化シリコン層のキ
ャップ(成長させるために、それらのウェハが%02中
2分間及びN 中28分間のサイクルを用いて、i o
 o o ”cでアニールされた。シート抵抗が、書違
の場合と同じ5つの位置に洲て四点法により饋定された
次の表1[A及び表1[Bは各々、散乱中心に生十しめ
るために用いられた不純物の関数として、イれらのウェ
ハ(pRi乃至PR14’)のシート共抗を示している
ピ す 例6:硼素をドープされた多結晶シリコン層中への1回
及び2回の炭素の注入 ウェハFF1乃至FF20に於て、114 nmの熱的
二酸化シリコン層上に290’ nmの多結晶シリコン
層が付着され、硼素が上記多結晶シリコン層中に50K
eVのエネルギに於て、6.5X4 10  原子/cm2 の注入量で注入された。一部の
ウェハFFI、2.5.6.9.10.13.14% 
17.18,19及び20が、炭素を注入される前に1
000°Cで30分間アニールされた。
それからウェハFF1乃至FF1(Sには、2回の炭素
の注入が、各々40KeV及び90KeVの異なるエネ
ルギに於て種々、の注入量で行われた。
残りのウェハFF17乃至FF20には、1回だけの炭
素の注入が75KeVのエネルギに於て種々の注入量で
行われた。それから、すべてのウェハが前述の場合の如
くアニールされ、前述の場合にアニールされた一部のウ
ェハは2回アニールされたことになる。シート抵抗が前
述の場合と同様にして測定された・ 前述の一部のウエノ・に於て、初めのアニーリング(1
000°C)の後に測定されたシート抵抗は、700乃
至746Ω/口の範囲であり、平均値は752Ω/口で
あることが解った0 次の表1[A及び第1[Bは各々、2回及び1回の炭素
の注入が行われたウエノ・のシート抵抗を示している。
(× −椰 。
×                        
  裸ヰく 仙H 羊仏 第2図は、表1[B及び表1[Hに於ける、硼素をドー
プされている多結晶シリコン層中に炭素が注入された、
異なる時点で形成された2組のウェハに関して、シート
抵抗(Ω/口)対炭素注入量(原子/cm)をプロット
している図である。それらの2組のデータを示す2本の
略平行な線は、同じメカニズムが両方の場合に存在して
いることを示しており、それらの2組のデュタの間のず
れは、初めの硼素の注入に於ける見掛けの変動妃・よる
ものであって、炭素の注入及び/若しくは後の処理によ
るものではない。炭素を注入される前のウェハのシート
抵抗は、異なるロットからのウエノ・が用いられている
ために、恐らく同一ではない。
第5図は、表1[Aに於ける、硼素をドープされている
多結晶シリコン層中に2回の炭素の注入が2つの異なる
エネルギで行われたウェハに関して、シート抵抗(Ω/
口)対全炭素注入量(原子/cm)をプロットしている
図である。2つの異なる注入エネルギは、注入された炭
素の分布を多、結晶シリコン層の厚さ全体に更に均一に
拡げるために用いられた。これは第2図に比べて急な8
3図の傾斜により示されている如く、注入プロセスに於
てシー4抵抗をより効果的に増加させるO又、硼素注入
後及び炭素注入後の2回に亘ってアニールされた試料(
FF1.2.5.6.10.16及び14)に於ても、
1回しかアニールされなかった試料(FF5.4.7.
8.11.12S15及び16)と比べて、何ら相違は
認められない。
例4:燐をドープされた多結晶シリコン層中への炭素の
注入・ 低圧に於て化学的に気相付着された。400nmの真性
多結晶シリコン層を有するウエノ・が形成された。1組
のウニノーHHI乃至HH14に、燐及び炭素が、次の
表■Aに示されている注入量及びエネルギを用いて注入
された。それらの試料が、0り中5分間及びN2中30
分間のサイクルを用いて、1000°Cで酸化及びアニ
ールされた05分間の酸化は、多結晶シリコン層の表面
上に二酸化シリコンのキャップを形成するために行われ
た。
シート抵抗が熱サイクル中で変化を受は易いことを測定
するために、もう1組のウェハHH15乃至HH18が
その工程の前に上記ロットに加えられた。それらのウェ
ハは、前の処理に於て既に同一の熱サイクルを施されて
いる。それから、すべてのウェハが緩衝されたHF中に
浸漬されて、酸化物が除去され、それらのシート抵抗が
四点法を用いて測定され、標準プロセスによる特性付は
システムを用いて監視された。
2回のアニーリングを施されたウェノ)1FF15乃至
FF18を含む、2組の試料に関して得られたシート抵
抗が、次の表17Aに示されている。
11      1 11       1 11      1 11       1 11cI      I   O 11喧    1 − II         1 11       1 1I         1 ]11 2回の炭素の注入による影響を測定するために、残りの
ウェハH’H19乃至HH22に2回炭素が注入された
。それらのシート抵抗が次の表■Bに示されている。
2回の炭素の注−人を施されたウニノNHH19乃至H
H22の特性付けはより困難であったQ注大量対ピーク
濃度の別の効果を示すために、それらのウェハに関する
データは殆ど情報を与えない。
ウェハH1(21及び)IH21は、高すぎて測定出来
ないシート抵抗を有した。ウニど\HH19に関するデ
ータは、ピーク濃度よりも全注入量に依存することを暗
示している。ウニノーHH11及びHHl8の場合と同
じ全炭素注入量を有するウニノ・HHl9は、1回の炭
素の注入を施されたウニノ・HHll(817Ω/口)
又はHHl、8(785Ω/口)と同様なシート抵抗(
840Ω/口)を有する。しかしながら、より多い全注
入量を有するウェハHH20は、より低℃・シート抵抗
を有する。その理由は不明であった。
第4図は、表HAに於ける、3つの異なる注入量で燐を
ドープされている多結晶シリコン層中に、略1桁の大き
さの範囲で変化する注入量で炭素を注入されたウニノ・
に関して、シート抵抗(Ω/口)対炭素注入量(原子/
Cm  )をプロットしている図である。第4図は2、
シート抵抗を制御するために炭素を用いたと゛きに、優
れた再現性の得られることを示している。線の上方への
変位は、燐の注入量が減少した場合に予想される傾向に
従っている。それらの限定されたデータに関して、それ
らの線は略平行である。それは、シート抵抗の値を制御
するために炭素を注入する方法が、ドーピング濃度及び
N型又はP型のドーピングの型に関係なく働くことを暗
示している。
注入量の小さな変化に対するシート抵抗の感度(小さな
感度はより良好な制御を意味する)によって測定される
良好な制御は、燐の注入量に応じて、略1乃至2X10
’Ω/口 のシート抵抗布も極めて良好であった。2回
のアニーリングは、シート抵抗に極めて僅かな変化しか
生じず、材料(ウェハH!(15乃至HHl8.)が熱
安定性を有することを示している。
上記データは、薄膜抵抗素子を形成するために窒素又は
炭素を注入する方法が効果的であることを証明している
。更に、シート抵抗と、イオン注入された炭素又→ま窒
素の濃度との間に対数−線形関係が存在していることは
、集積回路用抵抗素子の設計及び処理に於て極めて重要
である、高度の予測が可能であることを示している・ 以上に於て、ドープされた多結晶シリコン層のシート抵
抗を増加させるために炭素又は窒素原子を用いることに
より再現性のある制御可能なシート抵抗を有する多結晶
シリコン層より成る抵抗素子を形成する本発明の方法に
ついて述べた。その様な再現性及び制御性は、恐らく、
それらの種が多結晶シリコン層に於ける粒子の成長を制
御出来ることによるものである。予想に反して、粒子の
成長の制御は、極めて良好なシート抵抗の制御を行うと
ともに、応力の低下を生じず、従ってピン・ホール密度
を低下させた。
【図面の簡単な説明】
第1図は硼素を高濃度にドープされた多結晶シリコン層
に於ける窒素注入量の関数としてシート抵抗をプロット
したグラフ、第2図は硼素を高濃度にドープされた2組
の多結晶シリコン層に於ける炭素注入量の関数としてシ
ート抵抗をプロットしたグラフ、第3図は硼素を高濃度
にドープされた多結晶シリコン層に於ける2つの異なる
エネルギによる2回の炭素注入の全炭素注入量の関数と
してシート抵抗をプロットしたグラフ、第4図は燐を種
々の濃度で高濃度にドープされた多結晶シリコン層に於
ける炭素注入量の関数としてシート抵抗をプロット1シ
たグラフで1ある・出願人インターナショナル・ビジネ
ス・マシーンズ・コーポレーション代理人 弁理士  
 岡  1) 次  生(外1名) tltj”I)’−’k (x 10”1等/誦り第1
頁の続き 0発 明 者 チャールズ・ウィリアム・コバーガー・
サード アメリカ合衆国バーモント州ア ンダーヒル・ボックス399アー ル・ディ1番地 @発明者ジョン・エム・ワーソーン アメリカ合衆国バーモント州ア 1ンダーヒル・センター・ポック ス143番地

Claims (1)

  1. 【特許請求の範囲】 基板上に配置された多結晶シリ°コン層中のトラップを
    飽和させるために上記多結晶シリコン層に於けるトラッ
    プ密度を充分に超える量の不純物で上記多結晶シリコン
    層を高濃度にドープし、上記多結晶シリコン層のシート
    抵抗を増すために上記多結晶シリコン層に電気的不活性
    種をイオン注入し、 上記不純物を電気的に活性化し且つ欠陥を消滅させるた
    めに上記多結晶シリコン層をアニールすることを含む、 高シート抵抗を有する多結晶シリコン層の形成方法。
JP19448083A 1983-02-18 1983-10-19 高シ−ト抵抗を有する多結晶シリコン層の形成方法 Pending JPS59152657A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46802583A 1983-02-18 1983-02-18
US468025 1983-02-18

Publications (1)

Publication Number Publication Date
JPS59152657A true JPS59152657A (ja) 1984-08-31

Family

ID=23858134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19448083A Pending JPS59152657A (ja) 1983-02-18 1983-10-19 高シ−ト抵抗を有する多結晶シリコン層の形成方法

Country Status (2)

Country Link
EP (1) EP0116702A3 (ja)
JP (1) JPS59152657A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
DE19849471A1 (de) * 1998-10-21 2000-04-27 Inst Halbleiterphysik Gmbh Integrierter hochohmiger polykristalliner Siliziumwiderstand und Verfahren zu seiner Herstellung
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
US12027582B2 (en) * 2021-10-05 2024-07-02 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer under trench isolation
CN114284432B (zh) * 2021-12-14 2024-10-18 武汉新芯集成电路股份有限公司 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法
US12119352B2 (en) 2022-01-06 2024-10-15 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer in bulk substrate adjacent trench isolation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51886A (ja) * 1974-06-20 1976-01-07 Sony Corp Teikososhi
JPS5213788A (en) * 1975-07-23 1977-02-02 Hitachi Ltd Production method of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225877A (en) * 1978-09-05 1980-09-30 Sprague Electric Company Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
FR2534415A1 (fr) * 1982-10-07 1984-04-13 Cii Honeywell Bull Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51886A (ja) * 1974-06-20 1976-01-07 Sony Corp Teikososhi
JPS5213788A (en) * 1975-07-23 1977-02-02 Hitachi Ltd Production method of semiconductor device

Also Published As

Publication number Publication date
EP0116702A3 (en) 1985-08-07
EP0116702A2 (en) 1984-08-29

Similar Documents

Publication Publication Date Title
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
US4088799A (en) Method of producing an electrical resistance device
US4885257A (en) Gettering process with multi-step annealing and inert ion implantation
KR930009549B1 (ko) 고저항용 다결정 실리콘의 저항치 유지방법
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
US3943552A (en) Semiconductor devices
EP0939430A2 (de) Herstellverfahren für eine polykristalline Siliziumstruktur
US4394191A (en) Stacked polycrystalline silicon film of high and low conductivity layers
US5187559A (en) Semiconductor device and process for producing same
EP0187475B1 (en) Method of manufacturing semiconductor devices having an oxygen-containing polycristalline silicon layer
DE69734456T2 (de) Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode
US3925106A (en) Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance
JPS59152657A (ja) 高シ−ト抵抗を有する多結晶シリコン層の形成方法
KR100230363B1 (ko) 반도체장치의 커패시터 제조방법
DE69023644T2 (de) Verfahren zur herstellung eines siliziumoxydfilmes.
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US4851359A (en) Method of producing an electrical resistor by implanting a semiconductor material with rare gas
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
JPH0334649B2 (ja)
Wada et al. Silicon planar devices using nitrogen Ion implantation
JPH0555470A (ja) 集積回路の製造方法
Hess et al. Effect of nitrogen and oxygen/nitrogen mixtures on oxide charges in MOS structures
Pan et al. Effects of processing on characteristics of 10–15 nm thermally grown SiO2 films
JP2669611B2 (ja) 半導体装置の製造方法