JPS5931225B2 - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPS5931225B2 JPS5931225B2 JP49026591A JP2659174A JPS5931225B2 JP S5931225 B2 JPS5931225 B2 JP S5931225B2 JP 49026591 A JP49026591 A JP 49026591A JP 2659174 A JP2659174 A JP 2659174A JP S5931225 B2 JPS5931225 B2 JP S5931225B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- active element
- ion implantation
- integrated circuit
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明はＭＯＳ集積回路装置の製造方法にかかる。
金属Ｉ、絶縁膜…、半導体（Ｓ）によつて構成されるＭ
ＩＳ型半導体装置は、その構造が簡単で設計し易いため
に集積回路装置の構成要素として広く用いられている。
ＩＳ型半導体装置は、その構造が簡単で設計し易いため
に集積回路装置の構成要素として広く用いられている。
しかしながらζこの構造の素子を半導体基板上に配列し
て集積回路装置を構成した場合、活性素子間に於て、絶
縁膜上の配線金属に印加された電圧によつて絶縁膜下の
半導体基板表面に基板と反対の導電型の導電層が形成さ
れ、これによつて活性素子間に漏洩電流の流れることが
多かつた。これを防ぐために、活性素子間の領域にあら
かじめ基板と同じ導電型の不純物を拡散しておき活性素
子間領域の閾値電圧を高める方法がとられていた。例え
ばＰチャンネル型ＭＯＳ集積回路の場合には活性素子間
にあらかじめリンやアンチモンを拡散する方法がとられ
た。しかし、リンやアンチモンの濃度にはソース、ドレ
イン接合の耐圧を維持するために比較的低濃度の制限値
があつた。しかし、拡散法で不純物濃度を低濃度に制御
することは極めて難しく、バラツキも大きいため、この
ことが歩留り低下の大きな要因となつていた。ところで
、最近、イオン注入技術を用いてＭＯＳ集積回路の閾値
電圧を制御する方法が用いられる様になつた。
て集積回路装置を構成した場合、活性素子間に於て、絶
縁膜上の配線金属に印加された電圧によつて絶縁膜下の
半導体基板表面に基板と反対の導電型の導電層が形成さ
れ、これによつて活性素子間に漏洩電流の流れることが
多かつた。これを防ぐために、活性素子間の領域にあら
かじめ基板と同じ導電型の不純物を拡散しておき活性素
子間領域の閾値電圧を高める方法がとられていた。例え
ばＰチャンネル型ＭＯＳ集積回路の場合には活性素子間
にあらかじめリンやアンチモンを拡散する方法がとられ
た。しかし、リンやアンチモンの濃度にはソース、ドレ
イン接合の耐圧を維持するために比較的低濃度の制限値
があつた。しかし、拡散法で不純物濃度を低濃度に制御
することは極めて難しく、バラツキも大きいため、この
ことが歩留り低下の大きな要因となつていた。ところで
、最近、イオン注入技術を用いてＭＯＳ集積回路の閾値
電圧を制御する方法が用いられる様になつた。
これは、半導体基板中にアクセプタまたはドアの不純物
イオンを注入することにより閾値電圧を変化させるもの
である。本発明の目的は、活性索子間に大きい閾値電圧
が得られる集積回路装置の製造方法を提供することであ
る。
イオンを注入することにより閾値電圧を変化させるもの
である。本発明の目的は、活性索子間に大きい閾値電圧
が得られる集積回路装置の製造方法を提供することであ
る。
そして本発明によれば漏洩電流阻止領域の形成並びに活
性素子の閾値電圧制御を同時に行うこともできる。本発
明は、イオン注人法を用いてマスクを用いることなく基
板全面にイオンを注入した後、活性素子間領域に、新た
に酸化膜を低温で直接被着し、活性素子の閾値電圧は希
望する値に、活性素子間領域の閾値電圧は漏洩電流を防
止するのに丁丑な値に設定しようとするものである。
性素子の閾値電圧制御を同時に行うこともできる。本発
明は、イオン注人法を用いてマスクを用いることなく基
板全面にイオンを注入した後、活性素子間領域に、新た
に酸化膜を低温で直接被着し、活性素子の閾値電圧は希
望する値に、活性素子間領域の閾値電圧は漏洩電流を防
止するのに丁丑な値に設定しようとするものである。
本発明は、ＭＩＳ型半導体表面の基板内に注入されたア
クセプタまたはドナ型の不純物イオンは閾値電圧を変化
させるという公知の事実と、注入後に新たに９００℃以
下の低温で酸化膜を被着すれば、被着した部分は、より
大きな閾値電圧の変化が得られるという発見と、低濃度
で基板表面に浅く注入された不純物はソース、ドレイン
接合の耐圧に何ら影響を及ぼさないという発見に基づく
。
クセプタまたはドナ型の不純物イオンは閾値電圧を変化
させるという公知の事実と、注入後に新たに９００℃以
下の低温で酸化膜を被着すれば、被着した部分は、より
大きな閾値電圧の変化が得られるという発見と、低濃度
で基板表面に浅く注入された不純物はソース、ドレイン
接合の耐圧に何ら影響を及ぼさないという発見に基づく
。
本発明により、従来必要とされていた漏洩電流阻止領域
形成のための写真蝕刻工程や不純物熱拡散工程が不要と
なり、その結果、写真蝕刻工程数の減少と高温処理工程
の減少により製品の歩留りが向上するという効果がもた
らされる。次に、図面を用いて本発明の実施例を示す。
形成のための写真蝕刻工程や不純物熱拡散工程が不要と
なり、その結果、写真蝕刻工程数の減少と高温処理工程
の減少により製品の歩留りが向上するという効果がもた
らされる。次に、図面を用いて本発明の実施例を示す。
ここに示したものはｎチヤンネル型ＭＯＳ型半導体装置
の場合である。第１図の様にＰ型シリコン基板１上に酸
化膜２を成長させる、次に、第２図の様に、写真蝕刻技
術によつてソース８、及びドレイン４となるべき部分の
酸化膜を除去し、リンを拡散してソース３及びドレイン
４を形成する。
の場合である。第１図の様にＰ型シリコン基板１上に酸
化膜２を成長させる、次に、第２図の様に、写真蝕刻技
術によつてソース８、及びドレイン４となるべき部分の
酸化膜を除去し、リンを拡散してソース３及びドレイン
４を形成する。
次に第３図の様に基板全面の噌化膜２を除去し、ボロン
イオン６を基板全面に注入して、注入層５を形成する。
この際、ボロンイオンのエネルギーは２０〜５０ＫｅＭ
注入量は１０１１〜１０１２／ｄ程度の値に設定すれば
よい。次に、第４図の様に、基板上に直接気相成長法で
１μ程度の厚さの酸化膜７を形成する。これは例えば、
シラン等を熱分解することによつて行え、，その際、温
度は９００℃以下の低温であるため、注入した不純物の
分布は変化しない。次に、第５図の様にゲート領域とな
るべき部分の酸化膜７を除去する。次に第６図の様にゲ
ート領域に厚さ１０００λ程度のゲート酸化膜を成長さ
せる。以上の工程によつて活性素子の閾値電圧はゲート
酸化膜８の厚さ及び注入したボロンの量に応じた所望の
値に設定することが出来、更に、活性素子間領域の閾値
電圧は同じ注入量に対しても酸化膜厚７が厚いために、
活性素子の閾値電圧の変化量よりはる／フ）に大きな値
が得られ、漏洩電流を阻止し得るに充分な値となる。次
に、第７図の様にソース３及びドレイン電極となるべき
部分の酸化膜７を写真蝕刻工程により除去して金属電極
９を形成し素子を形成出来る。
イオン６を基板全面に注入して、注入層５を形成する。
この際、ボロンイオンのエネルギーは２０〜５０ＫｅＭ
注入量は１０１１〜１０１２／ｄ程度の値に設定すれば
よい。次に、第４図の様に、基板上に直接気相成長法で
１μ程度の厚さの酸化膜７を形成する。これは例えば、
シラン等を熱分解することによつて行え、，その際、温
度は９００℃以下の低温であるため、注入した不純物の
分布は変化しない。次に、第５図の様にゲート領域とな
るべき部分の酸化膜７を除去する。次に第６図の様にゲ
ート領域に厚さ１０００λ程度のゲート酸化膜を成長さ
せる。以上の工程によつて活性素子の閾値電圧はゲート
酸化膜８の厚さ及び注入したボロンの量に応じた所望の
値に設定することが出来、更に、活性素子間領域の閾値
電圧は同じ注入量に対しても酸化膜厚７が厚いために、
活性素子の閾値電圧の変化量よりはる／フ）に大きな値
が得られ、漏洩電流を阻止し得るに充分な値となる。次
に、第７図の様にソース３及びドレイン電極となるべき
部分の酸化膜７を写真蝕刻工程により除去して金属電極
９を形成し素子を形成出来る。
以上の工程によれば、一回の注入のみにより、活性素子
の閾値電圧の制御並びに漏洩電流阻止領域の形成が同時
に行え、工程数が大幅に減少し、歩留りを向上させるこ
とが出来る。更に、前記の注入量ではソース及びドレイ
ン接合の耐圧は全く変化しないので更に、歩留り向上に
有効である。
の閾値電圧の制御並びに漏洩電流阻止領域の形成が同時
に行え、工程数が大幅に減少し、歩留りを向上させるこ
とが出来る。更に、前記の注入量ではソース及びドレイ
ン接合の耐圧は全く変化しないので更に、歩留り向上に
有効である。
第１〜７図は、本発明の実施例の工程を順次に説明する
ための断面図である。 １：Ｐ型シリコン基板、２，ｒ，８：酸化膜、３：ソー
ス、４：ドレｄン、５：ボロン注入層、６：ボロン・イ
オン ビーム、９：金属電極。
ための断面図である。 １：Ｐ型シリコン基板、２，ｒ，８：酸化膜、３：ソー
ス、４：ドレｄン、５：ボロン注入層、６：ボロン・イ
オン ビーム、９：金属電極。
Claims (1)
- １ 半導体基板と同導電型の不純物イオンをイオン打込
み法により該半導体基板の活性素子領域の表面および活
性素子領域間の表面に導入してイオン注入層を形成する
工程と、該活性素子領域の表面および該活性素子領域間
の表面に形成された該イオン注入層に直接被着せる酸化
膜を９００℃以下の温度で形成する工程と、該活性素子
領域上の該酸化膜を除去することによつて該活性素子領
域の表面に設けられたイオン注入層を露呈せしめこのイ
オン注入層に直接被着せるゲート酸化膜を形成する工程
とを含む絶縁ゲート電界効果トランジスタを主要な構成
要素とする集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49026591A JPS5931225B2 (ja) | 1974-03-07 | 1974-03-07 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49026591A JPS5931225B2 (ja) | 1974-03-07 | 1974-03-07 | 集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50120580A JPS50120580A (ja) | 1975-09-20 |
| JPS5931225B2 true JPS5931225B2 (ja) | 1984-07-31 |
Family
ID=12197768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49026591A Expired JPS5931225B2 (ja) | 1974-03-07 | 1974-03-07 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931225B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342571A (en) * | 1976-09-29 | 1978-04-18 | Sharp Corp | Production of semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50115981A (ja) * | 1974-02-25 | 1975-09-10 |
-
1974
- 1974-03-07 JP JP49026591A patent/JPS5931225B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50115981A (ja) * | 1974-02-25 | 1975-09-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50120580A (ja) | 1975-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4108686A (en) | Method of making an insulated gate field effect transistor by implanted double counterdoping | |
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US4216574A (en) | Charge coupled device | |
| US4043024A (en) | Method of manufacturing a semiconductor storage device | |
| JPH04118936A (ja) | 半導体装置の製造方法 | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| US3930893A (en) | Conductivity connected charge-coupled device fabrication process | |
| JPS6360549B2 (ja) | ||
| JPS5931225B2 (ja) | 集積回路装置の製造方法 | |
| JPS5818785B2 (ja) | シユウセキカイロソウチノ セイゾウホウホウ | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPS6159672B2 (ja) | ||
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| US4035207A (en) | Process for producing an integrated circuit including a J-FET and one complementary MIS-FET | |
| JPS6143858B2 (ja) | ||
| JPS6359547B2 (ja) | ||
| JPS62130562A (ja) | 電界効果トランジスタの製法 | |
| JPS62149172A (ja) | 不純物導入方法 | |
| JPH0231467A (ja) | 不揮発性半導体記億装置の製造方法 | |
| KR100404169B1 (ko) | 반도체소자의제조방법 | |
| JPS5837697B2 (ja) | Ｍｉｓ ガタハンドウタイシユウセキカイロソウチ | |
| JPS583391B2 (ja) | デンカイコウカガタトランジスタ ノ セイゾウホウホウ | |
| JPS6323362A (ja) | 半導体装置の製造方法 | |
| JPS6182478A (ja) | 半導体装置の製造方法 |