JPS5972274A - 画像処理装置のデ−タ送受制御回路 - Google Patents
画像処理装置のデ−タ送受制御回路Info
- Publication number
- JPS5972274A JPS5972274A JP57183592A JP18359282A JPS5972274A JP S5972274 A JPS5972274 A JP S5972274A JP 57183592 A JP57183592 A JP 57183592A JP 18359282 A JP18359282 A JP 18359282A JP S5972274 A JPS5972274 A JP S5972274A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- shift register
- signal
- data
- stop signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はファクシミリ等の画像処理装置に関し、さらに
詳しくは、画像処理用スキャナおよびプリンタのモーフ
を間欠運転してイメージデータの分割処理を行う形式の
画像処理装置のデータ送受制御回路に関するものである
。
詳しくは、画像処理用スキャナおよびプリンタのモーフ
を間欠運転してイメージデータの分割処理を行う形式の
画像処理装置のデータ送受制御回路に関するものである
。
従来、コンピュータとファクシミリを結合させ、ファク
シミリをコンピュータの制御により動かず装置が知られ
ている。第１図はこのような装置のブロック構成を示す
。コンピュータの中央処理装置（ＣＰＵ）ｌとファクシ
ミリ２との間にはファクシミリ２を制御する専用のイン
タフェース部３が設けられ、このファクシミリ２へは、
制御信号として電源投入信号、読取り信号、プリント信
号、モータ停止信号等が入力される。
シミリをコンピュータの制御により動かず装置が知られ
ている。第１図はこのような装置のブロック構成を示す
。コンピュータの中央処理装置（ＣＰＵ）ｌとファクシ
ミリ２との間にはファクシミリ２を制御する専用のイン
タフェース部３が設けられ、このファクシミリ２へは、
制御信号として電源投入信号、読取り信号、プリント信
号、モータ停止信号等が入力される。
コンピュータはファクシミリ２から送られてくるイメー
ジデータを記憶し、所定の画像処理を行うが、ファクシ
ミリ２からのイメージデータが大量なものとなると、コ
ンピュータの主記憶装置では処理しきれない。このため
、従来はファクシミリのスキャナおよびプリンタのモー
タを間欠的に動作させることによりイメージデータの分
割処理を行い、これにより主記憶装置４の領域が小さく
とも、大量のイメージデータを処理できるようにしてい
る。すなわち、コンピュータからファクシミリ２にモー
タ停止信号を送出することによってイメージデータを分
割し、この分割したイメージデータを主記憶装置４に取
り込んで画像処理、すなわち拡大、縮小、コード化等を
行い、画像処理後にモータの停止を解除して、次のイメ
ージデータを主記憶装置４に取り込むという動作を繰り
返している。
ジデータを記憶し、所定の画像処理を行うが、ファクシ
ミリ２からのイメージデータが大量なものとなると、コ
ンピュータの主記憶装置では処理しきれない。このため
、従来はファクシミリのスキャナおよびプリンタのモー
タを間欠的に動作させることによりイメージデータの分
割処理を行い、これにより主記憶装置４の領域が小さく
とも、大量のイメージデータを処理できるようにしてい
る。すなわち、コンピュータからファクシミリ２にモー
タ停止信号を送出することによってイメージデータを分
割し、この分割したイメージデータを主記憶装置４に取
り込んで画像処理、すなわち拡大、縮小、コード化等を
行い、画像処理後にモータの停止を解除して、次のイメ
ージデータを主記憶装置４に取り込むという動作を繰り
返している。
このような従来装置では、１画像のイメージデータを分
割処理した場合に、モータを止めた近辺でデータの欠如
または重複が生ずる欠点がある。
割処理した場合に、モータを止めた近辺でデータの欠如
または重複が生ずる欠点がある。
すなわち、モータは、第２図に示すように、起動させて
もずくにば定席の一定速度にはならず、また停止時にも
慣性でしばらく動き続ける。このため、モータの起動時
には重ね読み、重ね訃き等のデータの重複が、また停止
時には続落し、書落し等のデータの欠如が起き、第３図
に示すように再生される画像に乱れを生じる。
もずくにば定席の一定速度にはならず、また停止時にも
慣性でしばらく動き続ける。このため、モータの起動時
には重ね読み、重ね訃き等のデータの重複が、また停止
時には続落し、書落し等のデータの欠如が起き、第３図
に示すように再生される画像に乱れを生じる。
本発明は上述の従来装置の欠点を除去するものであり、
モータの間欠運転により大量のイメージデータを分割処
理する場合にも、そのモータの起動・停止時にイメージ
データの重複・欠如が生じないように改良した画像処理
装置のデータ送受制御回路を提供することを目的とず゛
る。
モータの間欠運転により大量のイメージデータを分割処
理する場合にも、そのモータの起動・停止時にイメージ
データの重複・欠如が生じないように改良した画像処理
装置のデータ送受制御回路を提供することを目的とず゛
る。
そして本発明の特徴とするところは、モータ起動信号が
入力される第１のシフトレジスタと、モータ停止信号が
入力される第２のシフトレジスタとを備え、第１のシフ
トレジスタの並列出力の一つによりイメージデータの送
受が開始され、第２のシフトレジスタの並列出力の一つ
によりイメージデータの送受が停止されるように構成さ
れたことにある。
入力される第１のシフトレジスタと、モータ停止信号が
入力される第２のシフトレジスタとを備え、第１のシフ
トレジスタの並列出力の一つによりイメージデータの送
受が開始され、第２のシフトレジスタの並列出力の一つ
によりイメージデータの送受が停止されるように構成さ
れたことにある。
以下、本発明の実施例を図面に基づいて説明する。
第４図は本発明実施例制御回路のブロック構成図である
。この回路は画像処理用スキャナのモータ制御およびデ
ータ転送制御を行う回路部分に位置し、同様な構成の回
路が画像処理用プリンタについても設けられているもの
とする。
。この回路は画像処理用スキャナのモータ制御およびデ
ータ転送制御を行う回路部分に位置し、同様な構成の回
路が画像処理用プリンタについても設けられているもの
とする。
第４図において、シフトレジスタ１１．１２はシリアル
入力、８ビツトパラレル出力（Ａ−Ｈ）のレジスタであ
り、シフトレジスタ１１の入力端子ＩＮにはコンピュー
タからのモータ起動信号が入力し、シフトレジスタ１２
の入力端子ＩＮにはモータ停止信号が入力する。また、
モータ起動信号はインバータ１３を介してノアゲート１
４の一方の入力に導き、その他方の入力にはモータ停止
信号を導く。ノアゲー１−１４の出力はモータ制御信号
として画像処理用スキャナのモータ駆動回路に導く。
入力、８ビツトパラレル出力（Ａ−Ｈ）のレジスタであ
り、シフトレジスタ１１の入力端子ＩＮにはコンピュー
タからのモータ起動信号が入力し、シフトレジスタ１２
の入力端子ＩＮにはモータ停止信号が入力する。また、
モータ起動信号はインバータ１３を介してノアゲート１
４の一方の入力に導き、その他方の入力にはモータ停止
信号を導く。ノアゲー１−１４の出力はモータ制御信号
として画像処理用スキャナのモータ駆動回路に導く。
モータ駆動回路は、ノアゲート１４がらのモータ制御信
号が「ハイ」レベルでモータを起動し、「ロー」レベル
で停止する。したがって、入力側のモータ起動信号が「
ハイ」であり、モータ停止信号が「ロー」のときにモー
タ制御信号が「ハイ」となり、モータが動き出す。
号が「ハイ」レベルでモータを起動し、「ロー」レベル
で停止する。したがって、入力側のモータ起動信号が「
ハイ」であり、モータ停止信号が「ロー」のときにモー
タ制御信号が「ハイ」となり、モータが動き出す。
シフトレジスタ１１の入力端子ＩＮおよび各出力端子Ａ
−Ｈはスイッチ回路１５の各スイッチ１５ｏ〜１５８の
一端にそれぞれ接続し、各スイッチ１５ｏ〜１５８の他
端を共通にしてスイッチ回路Ｉ５の出力とする。
−Ｈはスイッチ回路１５の各スイッチ１５ｏ〜１５８の
一端にそれぞれ接続し、各スイッチ１５ｏ〜１５８の他
端を共通にしてスイッチ回路Ｉ５の出力とする。
このスイッチ回路１５がらの出力は、画像処理用スキャ
ナのデータ転送制御回路にデータ転送開始信号として送
出する。
ナのデータ転送制御回路にデータ転送開始信号として送
出する。
シフ１〜レジスタ１２についても同様に、その入力端子
ＩＮおよび各出力端子Ａ −Ｈがスイッチ回路１６の各
スィッチ１６ｏ〜１６日の一端に接続され、スイッチ回
路１６からの出力はデータ転送制御回路にデータ転送停
止信号として送出する。また、シフトレジスタ１１．１
２のクロック入力節１子ＣＫには走査線の１ライン周期
のライン・クロックが入力しており、モータ起動信号お
よびモータ停止信号はこのライン・クロックに同期して
送出される。
ＩＮおよび各出力端子Ａ −Ｈがスイッチ回路１６の各
スィッチ１６ｏ〜１６日の一端に接続され、スイッチ回
路１６からの出力はデータ転送制御回路にデータ転送停
止信号として送出する。また、シフトレジスタ１１．１
２のクロック入力節１子ＣＫには走査線の１ライン周期
のライン・クロックが入力しており、モータ起動信号お
よびモータ停止信号はこのライン・クロックに同期して
送出される。
次にこの制御回路の動作について説明する。
まず、第２図に示す特性図に基づいて、モータの起動お
よび停止に対するデータ転送開始および停止の望ましい
近延時ｆＨＪ ｔ １およびｔ２を求める。
よび停止に対するデータ転送開始および停止の望ましい
近延時ｆＨＪ ｔ １およびｔ２を求める。
次にこの求めた遅延時間ｔ１に対応させてスイッチ回路
１５のスイッチの−っを、また遅゛延時間ｔ２に対応さ
せてスイッチ回路１６のスイッチの一つを選択する。本
実施例回１１δではスイッチ回路１５についてはスイッ
チ１５１を選択し、スイッチ回路１６についてはスイッ
チ１６２を選択してこれらのスイッチ１５１、＋６２を
導通状態にしている。
１５のスイッチの−っを、また遅゛延時間ｔ２に対応さ
せてスイッチ回路１６のスイッチの一つを選択する。本
実施例回１１δではスイッチ回路１５についてはスイッ
チ１５１を選択し、スイッチ回路１６についてはスイッ
チ１６２を選択してこれらのスイッチ１５１、＋６２を
導通状態にしている。
初期状態では、モータ起動信号とモータ停止信号が「ロ
ー」であるので、モータ制御信号は「ロー」となってい
て、モータは停止している。
ー」であるので、モータ制御信号は「ロー」となってい
て、モータは停止している。
コンピュータからの起動がががり、モータ起動信号が「
ハイｊになると、モータ制御信号が「ハイ」となってモ
ータが起動する。
ハイｊになると、モータ制御信号が「ハイ」となってモ
ータが起動する。
このモータ起動信号は、シフ１−レジスタＩＩの入力端
子ＩＮにも入力し、クロック人力醋１子ＧＫに入力され
るライン・クロックによりシフトされて、出力端子へか
ら出力端子■］へ順次に送られる。ライン・クロックは
１走査ラインの周期に同期し送出されているので、入力
端子ＩＮにモータ起動信号が入力してから、１９４７時
間経過後には出力端子Ａが「ハイ」となり、また２ライ
ン時間経過後には出力１瑞子Ｂが「ハイ」となる。
子ＩＮにも入力し、クロック人力醋１子ＧＫに入力され
るライン・クロックによりシフトされて、出力端子へか
ら出力端子■］へ順次に送られる。ライン・クロックは
１走査ラインの周期に同期し送出されているので、入力
端子ＩＮにモータ起動信号が入力してから、１９４７時
間経過後には出力端子Ａが「ハイ」となり、また２ライ
ン時間経過後には出力１瑞子Ｂが「ハイ」となる。
これらの出力体１子からの出力は、画像処理用スキャナ
のデータ転送制窃１回路にスイッチ回路１５を介してデ
ータ転送開始信号として送出される。したがって、モー
タ起動信号によりモータが起動されても、データ転送制
御回路によるデータ転送は同時に行われず、出力端子Ａ
がＵハイＪとなる１ライン時間経過後からデータ転送゛
が始まる。これにより、データ転送はモータ速度が定速
となった後に行われることとなり、データの重複を防ぐ
ことができる。
のデータ転送制窃１回路にスイッチ回路１５を介してデ
ータ転送開始信号として送出される。したがって、モー
タ起動信号によりモータが起動されても、データ転送制
御回路によるデータ転送は同時に行われず、出力端子Ａ
がＵハイＪとなる１ライン時間経過後からデータ転送゛
が始まる。これにより、データ転送はモータ速度が定速
となった後に行われることとなり、データの重複を防ぐ
ことができる。
データ転送の終了時には、モータ停止信号が「ハイ」と
なってモータに制動がかかり、やがてモータは停止する
。このモータ停止信号ばシフトレジスタ１２０入力端子
ＩＮにも入力され、前記同様にして、２ライン時間経過
後に出力端子Ｂが「ハイ」となり、この出力がデータ転
送停止信号としてデータ転送制御回路に送られ、データ
転送が終了する。したがって、データ転送の停止はモー
タが完全に停止した後に行われることとなり、データの
欠如を防くことができる。
なってモータに制動がかかり、やがてモータは停止する
。このモータ停止信号ばシフトレジスタ１２０入力端子
ＩＮにも入力され、前記同様にして、２ライン時間経過
後に出力端子Ｂが「ハイ」となり、この出力がデータ転
送停止信号としてデータ転送制御回路に送られ、データ
転送が終了する。したがって、データ転送の停止はモー
タが完全に停止した後に行われることとなり、データの
欠如を防くことができる。
なお本実施例では第４図に示す回路を画像読取り部スキ
ャナとプリンタとにそれぞれ設けたが、本発明はこれに
限定されるものではなく、第４図の回路をスキャナおよ
びプリンタに共用してもよいし、またシフ１−レジスタ
１１．１２に接続されるスイッチ回路１５．１６をそれ
ぞれ二つずつにして、この二つのスイッチ回路をスキャ
ナおよびプリンタにそれぞれ接続してもよい。
ャナとプリンタとにそれぞれ設けたが、本発明はこれに
限定されるものではなく、第４図の回路をスキャナおよ
びプリンタに共用してもよいし、またシフ１−レジスタ
１１．１２に接続されるスイッチ回路１５．１６をそれ
ぞれ二つずつにして、この二つのスイッチ回路をスキャ
ナおよびプリンタにそれぞれ接続してもよい。
また、本実施例ではライン・クロックの周期を走査線ｌ
ラインの周期としたため、データ転送の遅延時間は１ラ
イン時間単位でしか変えられないものとなっているが、
このライン・クロックの周期をさらに細分すれば一層細
かい単位での遅延時間を作ることができる。
ラインの周期としたため、データ転送の遅延時間は１ラ
イン時間単位でしか変えられないものとなっているが、
このライン・クロックの周期をさらに細分すれば一層細
かい単位での遅延時間を作ることができる。
以上に説明したように、本発明によれば、画像処理装置
のスキャナおよびプリンタのモータを間欠運転してイメ
ージデータの分割処理を行う場合にも、モータの起動・
停止時にデータの重複・欠如が起きることがなくなって
良質な再生画像を得ることができるようになる。しかも
、本発明ではモータの起動・停止に対して二つのシフ１
へレジスタを備えているので、モータ起動時および停止
時の遅延時間を別々に設定できるし、また、スイッチ回
路によりシフトレジスタの出力端子を自由に選択して遅
延時間を変えることができるので、ファクシミリ機種に
よる遅延時間の相違、あるいはモータ等の特性の相違等
をフレキシブルに吸収することができる。
のスキャナおよびプリンタのモータを間欠運転してイメ
ージデータの分割処理を行う場合にも、モータの起動・
停止時にデータの重複・欠如が起きることがなくなって
良質な再生画像を得ることができるようになる。しかも
、本発明ではモータの起動・停止に対して二つのシフ１
へレジスタを備えているので、モータ起動時および停止
時の遅延時間を別々に設定できるし、また、スイッチ回
路によりシフトレジスタの出力端子を自由に選択して遅
延時間を変えることができるので、ファクシミリ機種に
よる遅延時間の相違、あるいはモータ等の特性の相違等
をフレキシブルに吸収することができる。
第１図はコンピュータとファクシミリを結合させたソス
テムのブロック構成図。 第２図はモータの速度特性図。 第３図はモータの起動・停止時に生ずる再生画像の乱れ
を説明するだめの図。 第４図は本発明実施例制御回路のブロック構成図。 ｌＬ１２・・・シフトレジスフ、１５、Ｉ６・・・スイ
・ノチ回路。 特許出願人 株式会社横河電機製作所 代理人 弁理士 井 出 直 孝 、１Ｉ 菓 １ 閃 茶 ２ 口 ■ 片、ノー）Ｊしレイ２麿、
再ｉ武ｔし４失」 ３ 図
テムのブロック構成図。 第２図はモータの速度特性図。 第３図はモータの起動・停止時に生ずる再生画像の乱れ
を説明するだめの図。 第４図は本発明実施例制御回路のブロック構成図。 ｌＬ１２・・・シフトレジスフ、１５、Ｉ６・・・スイ
・ノチ回路。 特許出願人 株式会社横河電機製作所 代理人 弁理士 井 出 直 孝 、１Ｉ 菓 １ 閃 茶 ２ 口 ■ 片、ノー）Ｊしレイ２麿、
再ｉ武ｔし４失」 ３ 図
Claims (2)
- （１） 外部処理装置からのモータ起動信号およびモ
ータ停止信号により駆動上−タが間欠運転制御され、上
記駆動モータ運転時に画像処理装置に対してイメージデ
ータの送受を行うことによりイメージデータの分割処理
を行うように構成された画像処理装置において、 上記モータ起動信号が入力されクロック信号によりシフ
トされる第１のシフトレジスタと、上記モータ停止信号
が入力されクロック信号によりシフトされる第２のシフ
トレジスタとを備え、上記第１のシフトレジスタの並列
出力の一つにより上記イメージデータの送受が開始され
、上記第２のシフトレジスタの並列出力の一つにより上
記イメージデータの送受が停止されるように構成された
ことを特徴とする画像処理装置のデータ送受制御回路。 - （２）第１のシフトレジスタの並列出力の一つおよび第
２のシフトレジスタの並列出力の一つがそれぞれスイッ
チにより選択可能に構成されたことを特徴とする特許請
求の範囲第＋１１項に記載の画像処理装置のデータ送受
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183592A JPS5972274A (ja) | 1982-10-18 | 1982-10-18 | 画像処理装置のデ−タ送受制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183592A JPS5972274A (ja) | 1982-10-18 | 1982-10-18 | 画像処理装置のデ−タ送受制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972274A true JPS5972274A (ja) | 1984-04-24 |
| JPS6313628B2 JPS6313628B2 (ja) | 1988-03-26 |
Family
ID=16138513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57183592A Granted JPS5972274A (ja) | 1982-10-18 | 1982-10-18 | 画像処理装置のデ−タ送受制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972274A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193614A (ja) * | 1975-02-14 | 1976-08-17 | ||
| JPS52155007A (en) * | 1976-06-18 | 1977-12-23 | Matsushita Graphic Communic | Facsimile system |
| JPS5677176A (en) * | 1980-12-01 | 1981-06-25 | Seiko Epson Corp | Printing apparatus |
-
1982
- 1982-10-18 JP JP57183592A patent/JPS5972274A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193614A (ja) * | 1975-02-14 | 1976-08-17 | ||
| JPS52155007A (en) * | 1976-06-18 | 1977-12-23 | Matsushita Graphic Communic | Facsimile system |
| JPS5677176A (en) * | 1980-12-01 | 1981-06-25 | Seiko Epson Corp | Printing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6313628B2 (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63276967A (ja) | デジタルファクシミリ装置 | |
| JPS5972274A (ja) | 画像処理装置のデ−タ送受制御回路 | |
| US4071889A (en) | Central processing apparatus for generating and receiving time division multiplex signals | |
| JPS6158063B2 (ja) | ||
| JP2893897B2 (ja) | シリアル入出力装置 | |
| KR960007565B1 (ko) | 헤더처리순서신호 자동발생장치 | |
| JP2602899B2 (ja) | ハイビジョン信号のオフライン処理装置 | |
| JP3534148B2 (ja) | 画像処理システム | |
| JP2941836B2 (ja) | 画像処理装置 | |
| JPS6243587B2 (ja) | ||
| JPH05199283A (ja) | 受信データ転送装置 | |
| JPS6328168A (ja) | 画像送信装置 | |
| JP3091647B2 (ja) | ファクシミリ装置におけるステッピングモータ駆動制御装置 | |
| JP2516930B2 (ja) | ビデオテ―プレコ―ダ | |
| JPS63149768A (ja) | 画情報処理装置 | |
| JPH0828792B2 (ja) | 画像読取り装置 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JPH0134425B2 (ja) | ||
| JPH01223878A (ja) | 画像処理装置 | |
| JPH0447892A (ja) | 画像符号化装置のユーザーデータ多重化方式 | |
| JPH03128571A (ja) | データ速度変換装置 | |
| JP2000013787A (ja) | 画像処理装置 | |
| JPS58184851A (ja) | Ｈｄｌｃ受信装置 | |
| JPS60128550A (ja) | 全２重通信方式 | |
| JPH1056544A (ja) | 通信端末装置 |