JPS5956745A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPS5956745A
JPS5956745A JP16685482A JP16685482A JPS5956745A JP S5956745 A JPS5956745 A JP S5956745A JP 16685482 A JP16685482 A JP 16685482A JP 16685482 A JP16685482 A JP 16685482A JP S5956745 A JPS5956745 A JP S5956745A
Authority
JP
Japan
Prior art keywords
chip
tube
electronic component
heat
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16685482A
Other languages
English (en)
Inventor
Yukihiro Inoue
幸弘 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16685482A priority Critical patent/JPS5956745A/ja
Publication of JPS5956745A publication Critical patent/JPS5956745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 不発Ｉ刀は基板配線−１−にボンディングしたＬ　Ｓ　
Ｉチップ等の電子部品のコーティングに関するものであ
る。
〈従来技術〉 従来のコーティング法による電ｒ−ｉ’ｆｌｓ品の構成
は第１図（イ）及び（０）に示す様に、Ｌ　Ｓ　Ｉチッ
プクを基板／の配線ノにワイヤー３にて所謂ワイヤポン
チングするか、或いはハンダバンプ２を介してフリップ
チップボンディングして、その−にを樹脂ｊによりモー
ルドしている。このモールドによれは゛耐湿性及び耐衝
撃性に優れており、電子部品の品質向上に大いに寄与し
ている。
しかしながら、−基モールドすれば樹脂か強固に固着す
るために、そのＬ　Ｓ　Ｉチップの交換はほとんど不可
能に近く、特にマルチチップのように複数のＬＳＩチッ
プを一緒に樹脂モールドした場合、そのうちの一つのＬ
　Ｓ　Ｉチップに不良か発生ずると、それを交換してｉ
ｌｊ：　ｌ重用することができないという大きな問題か
あった。
〈目　ｒ白〉 不発「刀はかかる従来の問題【、Ｋに鑑み、基板−１−
のＬＳＩチップにコーチインクを施したのちも、きわめ
て容易にそのコーティ７りを除去して内：ｊＩＸＯ）Ｌ
　Ｓ　＋チップを交換することか１１１冒１！：るよう
にした電子）１１Ｘ品を提供するものである。
〈実施例〉 以ト木発明を図にもとついて詳細）こ説明する。
第一図は不発ヴｊに係る電ｆ　ｒ’ｄ１品の・１と面図
、第３図は第一図の縦断面図である。図において、／は
基板、−は配線を示し、この配線に゛ｈ１１１ハ／ブに
を介、シてＬＳＩチソプクが、１妾続されている。７は
予め基板上にコーティングされているオーバコート剤で
ある。
このような電子部品に対して、不発［νＩｌよポリエチ
レン等の熱収縮叶チュー　ブｇを被諏し、このチューブ
に熱を加えて収縮密閉している。
この様に、熱収縮性、チューブどてＬ　Ｓ　Ｉチップク
をコーティングすることにより、該チップの耐湿性を改
催しこの種電頂部品の品質を自毛さぜることかてきると
ともに、仮りにチップに故障が生してもカッターでコー
ティング祠である熱収縮性チューブどを簡単に除去して
チップを交換したのち、１１ひ該チューブを被醍して元
に戻すことができる。
＠り図は基板／上に複、改個のＬＳＩチップグを搭載し
たものに上記熱収縮外チューブ♂をコーチインクした例
であり、この場合、ＬＳＩチップ７つだけ故障しても、
そのチップ交換を行なって再ひこの病根を使用すること
かできる。
〈効　宋〉 以−にの１筆に本発明の電子部品は基板配線１１うボン
ブイノブしたＩ、Ｓ１チツプ（こ熱収縮性フィルムを被
覆するものであるから、コーティング処理かきわめて簡
素化し生産外をバしく向りさせることかできるとともに
、コーチ、ｆフグ後もそのチ・ノブの交換が容易となる
等、多大な効果を奏することか出来る。
【図面の簡単な説明】
第１図ヒ）、（ロ）は従来の電Ｔ−ｊη１−品の構造を
示す。 第３図は不発りｊに係る電子−１１１１品の５１／、面
図、第３図は回続１折而図、第７図は他の実施例を示す
図である。 ／は基板、コは配線、りはｌ、Ｓ１チツプ、にはハンタ
バンブ、７はオ−ノ−コ−ト樹脂、ｇはＳ；（〜収縮１
生フィルム。 代理人　弁理士　　福　１−　愛　彦（曲−名）（イ）
　　　　　　　　　（ロ） 第１図 ／ 第２図 ／ 第３図 μ 第η図

Claims (1)

    【特許請求の範囲】
  1. １　基板配線−１−にボンディングしたＬＳＩチップに
    熱収縮性フィルムを被覆してなることを特徴とする電子
    部品。
JP16685482A 1982-09-24 1982-09-24 電子部品 Pending JPS5956745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16685482A JPS5956745A (ja) 1982-09-24 1982-09-24 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16685482A JPS5956745A (ja) 1982-09-24 1982-09-24 電子部品

Publications (1)

Publication Number Publication Date
JPS5956745A true JPS5956745A (ja) 1984-04-02

Family

ID=15838875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16685482A Pending JPS5956745A (ja) 1982-09-24 1982-09-24 電子部品

Country Status (1)

Country Link
JP (1) JPS5956745A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003460A2 (de) * 2000-07-03 2002-01-10 Infineon Technologies Ag Halbleiterchip-modul mit schutzfolie
WO2003092347A1 (fr) * 2002-04-23 2003-11-06 Nec Corporation Dispositif de circuit a blindage electromagnetique et procede de blindage associe
DE102006045895A1 (de) * 2006-09-28 2008-04-10 Siemens Ag Elektronikbaugruppe sowie Verfahren zur Herstellung einer Elektronikbaugruppe zur Verwendung in der Automobilelektronik
EP2061071A3 (de) * 2007-11-16 2014-09-03 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung einer Halbleiterbaugruppe
JP2016219701A (ja) * 2015-05-25 2016-12-22 アズビル株式会社 プリント基板および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003460A2 (de) * 2000-07-03 2002-01-10 Infineon Technologies Ag Halbleiterchip-modul mit schutzfolie
WO2002003460A3 (de) * 2000-07-03 2002-07-18 Infineon Technologies Ag Halbleiterchip-modul mit schutzfolie
WO2003092347A1 (fr) * 2002-04-23 2003-11-06 Nec Corporation Dispositif de circuit a blindage electromagnetique et procede de blindage associe
DE102006045895A1 (de) * 2006-09-28 2008-04-10 Siemens Ag Elektronikbaugruppe sowie Verfahren zur Herstellung einer Elektronikbaugruppe zur Verwendung in der Automobilelektronik
EP2061071A3 (de) * 2007-11-16 2014-09-03 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung einer Halbleiterbaugruppe
JP2016219701A (ja) * 2015-05-25 2016-12-22 アズビル株式会社 プリント基板および電子機器

Similar Documents

Publication Publication Date Title
KR970703618A (ko) 다층 리드 프레임(multi-layer lead frame)
KR970018433A (ko) 기판에 반도체 장치를 부착시키기 위한 연결구조
KR830007367A (ko) 집적회로칩의 포장장치
KR960019680A (ko) 반도체디바이스패키지 방법 및 디바이스 패키지
JPS60208847A (ja) 表面実装型ｉｃに内在する水分の排出方法
KR920017223A (ko) 반도체장치 및 그 제조방법
KR910007118A (ko) 핀과 반도체 칩사이에 개선된 연결을 갖는 집적 장치 및 그의 제조 방법
KR890011039A (ko) 전극의 접속방법
JPS5956745A (ja) 電子部品
JPS6419737A (en) Multilayer interconnection tape carrier
JP2867954B2 (ja) チップ型半導体装置の製造方法
CN109037171A (zh) 集成电路封装体及其制造方法
JPS5821350A (ja) 半導体集積回路の実装構造
CN205845930U (zh) 一种芯片封装结构及终端设备
JPS59188955A (ja) 半導体装置
JPS6315448A (ja) 半導体装置
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH04206858A (ja) 半導体パッケージ
JPS58182854A (ja) レジン封止型半導体装置およびその製造方法
JPS5923109B2 (ja) Ｓｉチップと配線基板との接続方法
JPH10178127A (ja) 電子部品及びその製造方法
JPH08186137A (ja) 半導体チップの樹脂封止方法
JPS5936946A (ja) 電子部品
JPH01101655A (ja) 半導体装置のパッケージ