JPS5936946A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPS5936946A
JPS5936946A JP14738782A JP14738782A JPS5936946A JP S5936946 A JPS5936946 A JP S5936946A JP 14738782 A JP14738782 A JP 14738782A JP 14738782 A JP14738782 A JP 14738782A JP S5936946 A JPS5936946 A JP S5936946A
Authority
JP
Japan
Prior art keywords
lsi chip
chip
frame body
molded
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14738782A
Other languages
English (en)
Inventor
Yukihiro Inoue
幸弘 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14738782A priority Critical patent/JPS5936946A/ja
Publication of JPS5936946A publication Critical patent/JPS5936946A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く利用分野〉 本発明はボンデングしたLSIチップを熱収縮性フィル
ムでモールドした電子部品に関し、特にL S Iチッ
プ及びボンデング部の強度補強に関するものである。
〈従来技術〉 従来のモールド法による電子部品は第1図(イ)及び(
ロ)に示す様に、LSIチップ4を基板1の配線2にワ
イヤー3にて所謂ワイヤボンデングするか、或いはハン
ダバンプ6を介してフリップチップボンデングして、そ
の上を樹脂5によりモールドしている。このモールド法
によれば耐湿性及び耐衝撃性に優れており、電子部品の
品質向上に大いに寄与している。
しかしながら、−口6モールドすれば樹脂が強固に固着
するために、そのLSIチップの交換はほとんど不可能
に近く、特にマルチチップのように複数のLSIチップ
を一緒に樹脂モールドした場合、そのうちの一つのL 
S Iチップに不良が発生すると、それを交換して再使
用することができないという大きな問題があった。
そこで、」−記の問題を解決する方法として、第2図に
示す如く基板1にボンデングしたLSIチップを樹脂の
替わりに熱収縮性フィルム8を用いてモールドする方法
が考えられる。(尚、この場合は熱収縮性フィルムをチ
ューブ状にしたものを被覆し、熱を加えて収縮させてい
る。また、7はオーバコート樹脂である。〕 このモールド法によれば、モールド材が薄いフィルムで
あるため、モールドしたあとでも簡単に剥がしてLSI
チップを交換することができるという大きな利点がある
が、反面耐衝撃性に非常に弱<LSIチップ及び基板の
配線とのボンデング部分を充分に保護することが出来な
い。このため、チップそのものが破壊されたり、あるい
はワイヤーが切断するなどの電気的不良が発生する虞れ
がある。
〈目的〉 それゆえ1本発明の主たる目的はボンデングしたLSI
チップを熱収縮性フィルムでモールドするものにあって
、チップの交換が容易であるという特徴を生かし、かつ
チップ及びボンデング部の耐衝撃性を大幅に改善するこ
とにある。
〈実施例〉 以五本発明を図面にもとづいて詳細に説明する。
第3図は本発明に係る電子部品の構造を示す図である。
この実施例では基板lの配線2にLSIチップをフリッ
プチップボンデングしたものに熱収縮性フィルム8をモ
ールドした例であり、図中9は金属板をプレス加工法に
よって凹状lこ形成した枠体を示し、特にその開口端側
には第4図に示す如く突出片10が設けられている。そ
して、この突出片10は枠体9をLSIチップ4に被冠
した際、基板1に設けた透孔(図示せず)へ挿通後折り
曲げて仮止めするためのものである。
即ち、本発明の電子部品はボンデングしたLSIチップ
4に枠体9を被冠し、その上から熱収縮性フィルム8を
モールドする構成である。
したがって、外部からの衝撃はこの枠体9によって吸収
され、又フィルム8を剥がして枠体9を取り除けばLS
Iチップ4も容易に交換することができる。
なお、枠体9の材料は金属に限定されるものでなく、た
とえば強化プラスチック等であってもよい。又その形状
も実施例に限定されない。
く効果〉 以上の様に本発明の電子部品はLSIチップに枠体を被
冠し、その枠体とともに該LSIチップを熱収縮性フィ
ルムにてモールドしたから、チップ交換が容易であると
いう特徴を生かし、かつチップ及びボンデング部の耐衝
撃性を大幅に改善でき、・信頼性の高い電子部品を提供
することが出来る。
【図面の簡単な説明】
第1図(イ)及び(ロ)は従来の電子部品の構造を示す
図、第2図は第1図の改良例を示す図、第3図は本発明
に係る電子部品の構造を示す図、第4図は同電子部品に
使用する枠体の斜視図である。 lは基板、2は配線、4はLSIチップ、6はハンダバ
ンプ、7はオーバコード樹脂、8は熱収縮フィルム、9
は枠体、IOは突出片。 代理人 弁理士 福 士 愛 彦(他2名)tプノ  
           a7ノ第7 図 第2し1 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. l ボンデングしたL S Iチップを熱収縮性フィル
    ムでモールドするものにおいて、前記LSIチップに枠
    体を被冠し、その枠体とともに該LSIチップを前記熱
    収縮性フィルムにてモールドして成ることを特徴とする
    電子部品。
JP14738782A 1982-08-24 1982-08-24 電子部品 Pending JPS5936946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14738782A JPS5936946A (ja) 1982-08-24 1982-08-24 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14738782A JPS5936946A (ja) 1982-08-24 1982-08-24 電子部品

Publications (1)

Publication Number Publication Date
JPS5936946A true JPS5936946A (ja) 1984-02-29

Family

ID=15429100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14738782A Pending JPS5936946A (ja) 1982-08-24 1982-08-24 電子部品

Country Status (1)

Country Link
JP (1) JPS5936946A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579212A (en) * 1993-07-29 1996-11-26 Sun Microsystems, Inc. Protective cover for a silicon chip device and method relating thereto

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579212A (en) * 1993-07-29 1996-11-26 Sun Microsystems, Inc. Protective cover for a silicon chip device and method relating thereto

Similar Documents

Publication Publication Date Title
US6362022B1 (en) Multi-part lead frame with dissimilar materials and method of manufacturing
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
JP3663295B2 (ja) チップスケールパッケージ
JP2000003988A (ja) リードフレームおよび半導体装置
JPS5936946A (ja) 電子部品
JPS58210646A (ja) Icチツプモ−ルド成形品
JPH0936155A (ja) 半導体装置の製造方法
JPH03201463A (ja) キャビティ型パッケージ半導体装置の製造方法
US6537858B1 (en) Method for manufacturing semiconductor device
JPH0719859B2 (ja) Icカード用モジュールの製造方法
JP3303825B2 (ja) 半導体装置の製造方法
JP2004087889A (ja) 半導体装置用リードフレーム
EP1381084A1 (en) Semiconductor device and method of its fabrication
US20030214019A1 (en) Packaging system for semiconductor devices
JPS6334281Y2 (ja)
JPS62198143A (ja) リ−ドフレ−ム
JPS58220451A (ja) Icモジユ−ル
US20060220196A1 (en) Semiconductor device and method of manufacturing the same, metal component and method of manufacturing the same
JPH11288978A (ja) 半導体装置
JPS63240034A (ja) 半導体モジユ−ルの樹脂封止用金型
JP4326385B2 (ja) 半導体装置
JPH02235699A (ja) Icカード
JP2002176075A (ja) 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法
JPH09181223A (ja) 半導体装置
JPH02102562A (ja) 半導体装置