JPS58220451A - Ｉｃモジユ−ル - Google Patents
Ｉｃモジユ−ルInfo
- Publication number
- JPS58220451A JPS58220451A JP10311182A JP10311182A JPS58220451A JP S58220451 A JPS58220451 A JP S58220451A JP 10311182 A JP10311182 A JP 10311182A JP 10311182 A JP10311182 A JP 10311182A JP S58220451 A JPS58220451 A JP S58220451A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- module
- synthetic resin
- contact
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＩＣカーｒなどに埋込む前に、ＩＣモジュー
ルを保護するためモールド成形を施したＩＣモジュール
忙関するものである。
ルを保護するためモールド成形を施したＩＣモジュール
忙関するものである。
ＩＣカーＶを製作する場合、例えば第１図釦おいて、Ｉ
Ｃチップｌを基板２にグイボンドした後、ＩＣを保護す
るため、合成樹脂のモールｒ剤九より作られたモールｒ
層３により被覆してＩＣモジュールをモールド成形し、
カーｒの本体４に設けた凹所に充填剤兼接着剤を充填し
た部分に、モールド成形したＩＣモジュールを嵌挿して
、充填層５を介して本体４に接着せしめてＩＣカーＰを
製作する。１２はオーバーレイフィルム、１３は接点穴
である。
Ｃチップｌを基板２にグイボンドした後、ＩＣを保護す
るため、合成樹脂のモールｒ剤九より作られたモールｒ
層３により被覆してＩＣモジュールをモールド成形し、
カーｒの本体４に設けた凹所に充填剤兼接着剤を充填し
た部分に、モールド成形したＩＣモジュールを嵌挿して
、充填層５を介して本体４に接着せしめてＩＣカーＰを
製作する。１２はオーバーレイフィルム、１３は接点穴
である。
このようなＩＣモジュールは、外部端末機に対する接点
７として作用する表面の導電体と、ＩＣチップ１の端子
Ｋ ｌ −ｙ線１４を介して接続されている裏面の導電
路とを接続するのにスルーホール６が用いられており、
ＩＣカート９の完成状態でもスルーホール６の穴が残さ
れている。
７として作用する表面の導電体と、ＩＣチップ１の端子
Ｋ ｌ −ｙ線１４を介して接続されている裏面の導電
路とを接続するのにスルーホール６が用いられており、
ＩＣカート９の完成状態でもスルーホール６の穴が残さ
れている。
ＩＣカーｒを取扱うに当たり、衣服と共に誤ってクリー
ニングをしたり、その他薬液などが触れる場合、薬液が
スルーホール６の穴から基板２の裏面に侵入し、ＩＣチ
ップｌＶｃ損傷を与えることがあった＝。
ニングをしたり、その他薬液などが触れる場合、薬液が
スルーホール６の穴から基板２の裏面に侵入し、ＩＣチ
ップｌＶｃ損傷を与えることがあった＝。
本発明は、スルーホールを合成樹脂で閉塞することによ
り、従来のものの上記の欠点を除き、薬液などの侵入を
防ぎ、ＩＣチップを保護するＩＣ′モジュールを提供す
ることを目的とするものである。
り、従来のものの上記の欠点を除き、薬液などの侵入を
防ぎ、ＩＣチップを保護するＩＣ′モジュールを提供す
ることを目的とするものである。
本発明は、表裏の導電体を接続するスルーホールが１合
成樹脂材により閉塞されていることを特徴とするモール
ｒ成形ＩＣモジュールである。
成樹脂材により閉塞されていることを特徴とするモール
ｒ成形ＩＣモジュールである。
本発明の実施例を図面を用いて説明すれば、・第２図に
おいて、基板２０県側の導電体である導電路８と１表面
の接点７とがスルーホール６によって接続されている。
おいて、基板２０県側の導電体である導電路８と１表面
の接点７とがスルーホール６によって接続されている。
第２図では図示されていないが、ＩＣチップｌは導電路
８に接続された状すで基板２にボンディング（例えばフ
ェースボンデインク）されている。この状柳でスルーホ
ール６の付近の裏面に合成樹脂層９を付着せしめる。こ
の合成樹脂層９は、常温状態でかなりの程度の粘性（例
えば粘度５０ｐ桿度）を有し、加熱すると、当初はやや
流動性を示すが後に冷えれば硬化する熱可塑性材料、或
いは熱硬化性材料であり１例えばエポキシ系、アクリル
系の合成樹脂が用いられる。この合成樹１］’Ｗｉｉ９
をＪシートとして貼付けるか、或いは塗布して未硬化の
状態で形盛する。しかる後第３図の如く、スルーホール
６０表面（接点７側）の孔を合板１０４Ｃて塞いだ状態
で、加熱板１１により合成樹脂層９を裏面から刀口熱し
ながら押圧する。例えば１７０℃、５０ｋｆ／ｃ＋＋を
種度の条件で刀口熱及び抑圧を行なう。
８に接続された状すで基板２にボンディング（例えばフ
ェースボンデインク）されている。この状柳でスルーホ
ール６の付近の裏面に合成樹脂層９を付着せしめる。こ
の合成樹脂層９は、常温状態でかなりの程度の粘性（例
えば粘度５０ｐ桿度）を有し、加熱すると、当初はやや
流動性を示すが後に冷えれば硬化する熱可塑性材料、或
いは熱硬化性材料であり１例えばエポキシ系、アクリル
系の合成樹脂が用いられる。この合成樹１］’Ｗｉｉ９
をＪシートとして貼付けるか、或いは塗布して未硬化の
状態で形盛する。しかる後第３図の如く、スルーホール
６０表面（接点７側）の孔を合板１０４Ｃて塞いだ状態
で、加熱板１１により合成樹脂層９を裏面から刀口熱し
ながら押圧する。例えば１７０℃、５０ｋｆ／ｃ＋＋を
種度の条件で刀口熱及び抑圧を行なう。
この加熱抑圧により合成樹脂層９の一部がスルーホール
６の中に侵入し、これを充填し、第３図の如くスルーホ
ール６は閉塞される。成る時間が経つと合成樹脂層９は
硬化する。その後に第４図の如くモールド剤によりモー
ルド９層３を形成する。
６の中に侵入し、これを充填し、第３図の如くスルーホ
ール６は閉塞される。成る時間が経つと合成樹脂層９は
硬化する。その後に第４図の如くモールド剤によりモー
ルド９層３を形成する。
以上の例は、モールド剤とは異なる合成樹脂材により、
モールド９工程よりも前に予めスルーホール６を閉塞し
たものであるが、モールド作業時に、モールド剤をスル
ーホール６に同時に充填してもよい。たＫＬ、この場合
モールド剤がスルーホール６から表側Ｋまわり、接点７
にかぶさり、接触不良をおこす原因となり、また、充填
が期待できない場合もあるので、モールドの前に予め別
の合成樹脂材で圧力をかけて積極的匠充填を行なうこと
が好ましい。
モールド９工程よりも前に予めスルーホール６を閉塞し
たものであるが、モールド作業時に、モールド剤をスル
ーホール６に同時に充填してもよい。たＫＬ、この場合
モールド剤がスルーホール６から表側Ｋまわり、接点７
にかぶさり、接触不良をおこす原因となり、また、充填
が期待できない場合もあるので、モールドの前に予め別
の合成樹脂材で圧力をかけて積極的匠充填を行なうこと
が好ましい。
モールドを行ってから後、或いはカーＹＫ組込んだ後に
スルーホール６を閉塞してもよい。
スルーホール６を閉塞してもよい。
５一
本発明により、スルーホールの穴から薬液などが侵入す
ることを防ぎ、ＩＣを保護し、信頼性の高いＩＣモジュ
ールを提供することができ、実用上極めて大なる効果を
奏する。
ることを防ぎ、ＩＣを保護し、信頼性の高いＩＣモジュ
ールを提供することができ、実用上極めて大なる効果を
奏する。
第１図はＩＣカードのＩＣモジュール付近の断面図、第
２図、第３図及び第４図は本発明の実施例の工程を示す
スルーホール付近の断面図である。 ｌ・・・・・・ＩＣチップ、２・・・・・・基板、３・
・・・・・モールｒ層、４−・・・・・本体、ト・・・
・・充填層、６・・・・・・スルーホール、７・・・・
−・接点、８・・・・・・導電路、９・・・・・・合成
樹脂層、ｌＯ・・・・・・台板、１１・・・・・・加熱
板、１２・・・・・・オーツ２−レイフィルム、１３・
・・・・・接点穴、１４・・・・・・リード線。 特許出願人 共同印刷株式会社 代理人 弁理士 端 山 五 −四
千 １） 稔第１図゛ ５ＰＩ３図 宋２図 第４図
２図、第３図及び第４図は本発明の実施例の工程を示す
スルーホール付近の断面図である。 ｌ・・・・・・ＩＣチップ、２・・・・・・基板、３・
・・・・・モールｒ層、４−・・・・・本体、ト・・・
・・充填層、６・・・・・・スルーホール、７・・・・
−・接点、８・・・・・・導電路、９・・・・・・合成
樹脂層、ｌＯ・・・・・・台板、１１・・・・・・加熱
板、１２・・・・・・オーツ２−レイフィルム、１３・
・・・・・接点穴、１４・・・・・・リード線。 特許出願人 共同印刷株式会社 代理人 弁理士 端 山 五 −四
千 １） 稔第１図゛ ５ＰＩ３図 宋２図 第４図
Claims (1)
- 【特許請求の範囲】 １、表裏の導電体を接続するスルーホールが、合成樹脂
材により閉塞されていることを特徴とするモールド９成
形ＩＣモジユール。 ２、前記合成樹脂材が、モールｒ剤と異なる材料である
特許請求の範囲第１項記載のＩＣモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311182A JPS58220451A (ja) | 1982-06-17 | 1982-06-17 | Ｉｃモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311182A JPS58220451A (ja) | 1982-06-17 | 1982-06-17 | Ｉｃモジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220451A true JPS58220451A (ja) | 1983-12-22 |
Family
ID=14345492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10311182A Pending JPS58220451A (ja) | 1982-06-17 | 1982-06-17 | Ｉｃモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220451A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
| WO2000030419A1 (fr) * | 1998-11-18 | 2000-05-25 | Daiwa Co., Ltd. | Procede de production de tableaux de connexions |
| EP1198000A1 (en) * | 1994-04-28 | 2002-04-17 | Fujitsu Limited | Semiconductor device and assembly board |
-
1982
- 1982-06-17 JP JP10311182A patent/JPS58220451A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
| EP1198000A1 (en) * | 1994-04-28 | 2002-04-17 | Fujitsu Limited | Semiconductor device and assembly board |
| EP1715512A2 (en) * | 1994-04-28 | 2006-10-25 | Fujitsu Limited | Semiconductor device and method of forming the same |
| EP1715512A3 (en) * | 1994-04-28 | 2013-02-13 | Fujitsu Semiconductor Limited | Semiconductor device and method of forming the same |
| WO2000030419A1 (fr) * | 1998-11-18 | 2000-05-25 | Daiwa Co., Ltd. | Procede de production de tableaux de connexions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
| TW497236B (en) | A soc packaging process | |
| KR950034639A (ko) | 반도체 디바이스 및 그 제조방법과, 반도체 칩을 장착하기 위한 가요성 막 | |
| US7521293B2 (en) | Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument | |
| JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
| JPS58220451A (ja) | Ｉｃモジユ−ル | |
| US6770962B2 (en) | Disposable mold runner gate for substrate based electronic packages | |
| US6303873B1 (en) | Electronic part module and process for manufacturing the same | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JPS629728Y2 (ja) | ||
| JPS6365657A (ja) | ピングリツドアレイ | |
| JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR20070079656A (ko) | 자외선 경화형 코팅층을 갖는 인쇄회로기판 및 그의 제조방법 | |
| JPH0724326B2 (ja) | 補強板一体型フレキシブル配線板の製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 | |
| JP2562975B2 (ja) | 多層回路基板の製造法 | |
| JPH0427021B2 (ja) | ||
| JPH079378Y2 (ja) | 半導体装置 | |
| JPH02235699A (ja) | Ｉｃカード | |
| JPH01189150A (ja) | 半導体パッケージ | |
| JPS5936946A (ja) | 電子部品 | |
| JPH09181223A (ja) | 半導体装置 | |
| JPH08222600A (ja) | 半導体装置の製造方法 |