JPH01101655A - 半導体装置のパッケージ - Google Patents
半導体装置のパッケージInfo
- Publication number
- JPH01101655A JPH01101655A JP62258456A JP25845687A JPH01101655A JP H01101655 A JPH01101655 A JP H01101655A JP 62258456 A JP62258456 A JP 62258456A JP 25845687 A JP25845687 A JP 25845687A JP H01101655 A JPH01101655 A JP H01101655A
- Authority
- JP
- Japan
- Prior art keywords
- package body
- heat insulating
- semiconductor device
- lead frame
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体装置のパッケージに関し、特に赤外線半
田リフロー装置を用いた実装を行うのに好適な半導体装
置のパッケージに関する。
田リフロー装置を用いた実装を行うのに好適な半導体装
置のパッケージに関する。
従来、半導体装置のパッケージとしては、半導体素子チ
ップ及びリードフレーム等を封入するパッケージ本体を
プラスチックの一体形成で構成したものが多く使用され
ている。そして、この種の半導体装置を実装する場合に
は、パッケージ本体から突出された外部導出用のリード
を回路基板の導電性パターン等に半田付は法等により接
続する方法がとられている。
ップ及びリードフレーム等を封入するパッケージ本体を
プラスチックの一体形成で構成したものが多く使用され
ている。そして、この種の半導体装置を実装する場合に
は、パッケージ本体から突出された外部導出用のリード
を回路基板の導電性パターン等に半田付は法等により接
続する方法がとられている。
上述した従来の半導体装置のパッケージは、パッケージ
本体をプラスチックの一体形成で構成しているので、外
部導出リードの接続に際して赤外線半田リフロー装置を
用いた実装を行った場合には、パッケージ本体がこの赤
外線を吸収して加熱され、その中心部まで高温にされて
パッケージ表面部や内部にクランクが生じる等の不具合
が生じ、実装後の半導体の耐湿性が劣化するという問題
がある。
本体をプラスチックの一体形成で構成しているので、外
部導出リードの接続に際して赤外線半田リフロー装置を
用いた実装を行った場合には、パッケージ本体がこの赤
外線を吸収して加熱され、その中心部まで高温にされて
パッケージ表面部や内部にクランクが生じる等の不具合
が生じ、実装後の半導体の耐湿性が劣化するという問題
がある。
本発明は、赤外線半田リフローによる実装を行う場合で
もパッケージ本体におけるクラックの発生を防止して耐
湿性の高い実装を可能とする半導体装置のパッケージを
提供することを目的としている。
もパッケージ本体におけるクラックの発生を防止して耐
湿性の高い実装を可能とする半導体装置のパッケージを
提供することを目的としている。
本発明の半導体装置のパッケージは、リードフレーム、
半導体素子チップ等をプラスチック材で一体成形したパ
ッケージ本体の上側に断熱層を形成し、この断熱層によ
り赤外線半田リフロー時におけるパッケージ本体の加熱
を防止する構成としている。
半導体素子チップ等をプラスチック材で一体成形したパ
ッケージ本体の上側に断熱層を形成し、この断熱層によ
り赤外線半田リフロー時におけるパッケージ本体の加熱
を防止する構成としている。
ここで、断熱層はパッケージ本体上面に取着した断熱材
からなるカバーで構成する。また、断熱層はパッケージ
本体上にアーチ状に形成した遮熱カバーとパッケージ本
体との開に画成された空気層で構成してもよい。
からなるカバーで構成する。また、断熱層はパッケージ
本体上にアーチ状に形成した遮熱カバーとパッケージ本
体との開に画成された空気層で構成してもよい。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の斜視図であり、第２図は
その断面図である。この実施例ではリードフレーム３に
半導体素子チップ５を搭載し、リードフレーム３と半導
体素子チップ５とをボンディングワイヤ４で電気接続し
た上で、これらをプラスチック材で一体成形してパッケ
ージ本体１を構成している。そして、このパッケージ本
体１の上面には断熱材をかまぼこ型に一体に取着し、断
熱カバー２を構成している。
その断面図である。この実施例ではリードフレーム３に
半導体素子チップ５を搭載し、リードフレーム３と半導
体素子チップ５とをボンディングワイヤ４で電気接続し
た上で、これらをプラスチック材で一体成形してパッケ
ージ本体１を構成している。そして、このパッケージ本
体１の上面には断熱材をかまぼこ型に一体に取着し、断
熱カバー２を構成している。
このため、この半導体装置を赤外線ハンダリフロー法に
より図外の回路基板に実装する際において、半導体装置
が赤外線に照射されても、断熱カバー２の断熱作用によ
って赤外線がパッケージ本体１に吸収されることはなく
、パッケージ本体１の加熱が防止される。これにより、
パッケージ本体１の内部及び表面部における熱応力の発
生を抑止でき、クランクの発生を防止できる。
より図外の回路基板に実装する際において、半導体装置
が赤外線に照射されても、断熱カバー２の断熱作用によ
って赤外線がパッケージ本体１に吸収されることはなく
、パッケージ本体１の加熱が防止される。これにより、
パッケージ本体１の内部及び表面部における熱応力の発
生を抑止でき、クランクの発生を防止できる。
第３図は本発明の第２実施例の斜視図であり、第４図は
その断面図である。これらの図において第１図及び第２
図と同一部分には同一符号を付しである。
その断面図である。これらの図において第１図及び第２
図と同一部分には同一符号を付しである。
この半導体装置では、プラスチックで構成したパッケー
ジ本体１の上部に例えば金属板を曲げ形成した遮熱カバ
ー６をアーチ状に取り付けており、かつこの遮熱カバー
６とパッケージ本体１の間に空気Ｎ７を画成している。
ジ本体１の上部に例えば金属板を曲げ形成した遮熱カバ
ー６をアーチ状に取り付けており、かつこの遮熱カバー
６とパッケージ本体１の間に空気Ｎ７を画成している。
この実施例では遮熱カバー６により赤外線を反射してパ
ッケージ本体１への赤外線の照射を防止する一方で、空
気層７における空気の断熱性を利用して赤外線の熱がパ
ッケージ本体１に及ぶのを防止している。
ッケージ本体１への赤外線の照射を防止する一方で、空
気層７における空気の断熱性を利用して赤外線の熱がパ
ッケージ本体１に及ぶのを防止している。
この実施例においても赤外線半田リフロー時におけるパ
ッケージ本体１の加熱を抑制し、パッケージ本体１のク
ラックの発生を防止できる。また、この実施例では断熱
材を使用していないので、コスト高をまねくことはない
。
ッケージ本体１の加熱を抑制し、パッケージ本体１のク
ラックの発生を防止できる。また、この実施例では断熱
材を使用していないので、コスト高をまねくことはない
。
以上説明したように本発明は、リードフレーム。
半導体素子チップ等をプラスチック材で一体成形したパ
ッケージ本体の上側に断熱層を形成しているので、この
断熱層の断熱効果により赤外線半田リフロー時における
パッケージ本体の加熱を防止し、パッケージ本体に耐湿
性に悪影響を与えるクラック等が発生するのを防ぐこと
ができる効果がある。
ッケージ本体の上側に断熱層を形成しているので、この
断熱層の断熱効果により赤外線半田リフロー時における
パッケージ本体の加熱を防止し、パッケージ本体に耐湿
性に悪影響を与えるクラック等が発生するのを防ぐこと
ができる効果がある。
第１図は本発明の第１実施例の斜視図、第２図はその縦
断面図、第３図は本発明の第２実施例の斜視図、第４図
はその縦断面図である。 １・・・パッケージ本体、２・・・断熱カバー、３・・
・リードフレーム、４・・・ボンディングワイヤ、５・
・・半導体素子チップ、６・・・遮熱カバー、７・・・
空気層。 第１図 ２ 断涜杭乃バ°− 第２図 π；ンプλ〉クークλヤ 第３図
断面図、第３図は本発明の第２実施例の斜視図、第４図
はその縦断面図である。 １・・・パッケージ本体、２・・・断熱カバー、３・・
・リードフレーム、４・・・ボンディングワイヤ、５・
・・半導体素子チップ、６・・・遮熱カバー、７・・・
空気層。 第１図 ２ 断涜杭乃バ°− 第２図 π；ンプλ〉クークλヤ 第３図
Claims (3)
- （１）リードフレーム、半導体素子チップ等をプラスチ
ック材で一体成形したパッケージ本体を備える半導体装
置において、前記パッケージ本体の上側に断熱層を形成
したことを特徴とする半導体装置のパッケージ。 - （２）断熱層はパッケージ本体上面に取着した断熱材か
らなるカバーである特許請求の範囲第１項記載の半導体
装置のパッケージ。 - （３）断熱層はパッケージ本体上にアーチ状に形成した
遮熱カバーとパッケージ本体との間に画成された空気層
である特許請求の範囲第１項記載の半導体装置のパッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258456A JPH01101655A (ja) | 1987-10-15 | 1987-10-15 | 半導体装置のパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258456A JPH01101655A (ja) | 1987-10-15 | 1987-10-15 | 半導体装置のパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101655A true JPH01101655A (ja) | 1989-04-19 |
Family
ID=17320468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258456A Pending JPH01101655A (ja) | 1987-10-15 | 1987-10-15 | 半導体装置のパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023463A (ja) * | 2009-07-14 | 2011-02-03 | Denso Corp | 半導体モジュール |
| JP2014036192A (ja) * | 2012-08-10 | 2014-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2015012250A (ja) * | 2013-07-02 | 2015-01-19 | 株式会社村田製作所 | モジュールおよびこれを備える携帯機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168088A (ja) * | 1986-12-29 | 1988-07-12 | 株式会社デンソー | 物品の加熱方法 |
| JPS6355577B2 (ja) * | 1983-06-09 | 1988-11-02 | Hazamagumi Kk |
-
1987
- 1987-10-15 JP JP62258456A patent/JPH01101655A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355577B2 (ja) * | 1983-06-09 | 1988-11-02 | Hazamagumi Kk | |
| JPS63168088A (ja) * | 1986-12-29 | 1988-07-12 | 株式会社デンソー | 物品の加熱方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023463A (ja) * | 2009-07-14 | 2011-02-03 | Denso Corp | 半導体モジュール |
| US9449893B2 (en) | 2009-07-14 | 2016-09-20 | Denso Corporation | Semiconductor module |
| JP2014036192A (ja) * | 2012-08-10 | 2014-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2015012250A (ja) * | 2013-07-02 | 2015-01-19 | 株式会社村田製作所 | モジュールおよびこれを備える携帯機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443022B2 (en) | Board-on-chip packages | |
| US8183682B2 (en) | Methods of packaging a semiconductor die and package formed by the methods | |
| US5423119A (en) | Method for manufacturing a hybrid circuit charge-coupled device image sensor | |
| JPS6312157A (ja) | 耐熱プラスチツク半導体装置 | |
| JPH05267511A (ja) | 電子装置パッケージおよびその作製方法 | |
| JPH01101655A (ja) | 半導体装置のパッケージ | |
| JPH0529529A (ja) | 樹脂封止型半導体装置 | |
| JP4235417B2 (ja) | 表面実装型電子部品及びその製造方法 | |
| JPS59129445A (ja) | 半導体装置の製造方法 | |
| JPH051062Y2 (ja) | ||
| JPH0354469B2 (ja) | ||
| JP2546056B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0562477B2 (ja) | ||
| JPH0317238B2 (ja) | ||
| JPH0543477Y2 (ja) | ||
| JPH029537Y2 (ja) | ||
| JPH0349398Y2 (ja) | ||
| JPS62195156A (ja) | 半導体チツプの実装方法 | |
| JPH07161909A (ja) | 樹脂封止型半導体装置 | |
| JPH0468543A (ja) | 平面実装形半導体装置 | |
| JPH05109936A (ja) | 半導体の封止方法 | |
| JPH01154540A (ja) | 半導体装置 | |
| JPS6199342A (ja) | 半導体装置 | |
| JPH0638331U (ja) | 電子部品装置 | |
| JPH04146659A (ja) | 半導体装置およびその製造方法 |