JPS6199342A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6199342A
JPS6199342A JP59209301A JP20930184A JPS6199342A JP S6199342 A JPS6199342 A JP S6199342A JP 59209301 A JP59209301 A JP 59209301A JP 20930184 A JP20930184 A JP 20930184A JP S6199342 A JPS6199342 A JP S6199342A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
lead
conductive pattern
semiconductor
thin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59209301A
Other languages
English (en)
Inventor
Yoshio Fujiwara
良夫 藤原
Yasutomo Kodachi
康友 小太刀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP59209301A priority Critical patent/JPS6199342A/ja
Publication of JPS6199342A publication Critical patent/JPS6199342A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路等の半導体装置に関する。
〔従来の技術〕
従来半導体装置として半導体フラット/ヤシケージ型の
ものが市販されている。この半導体フラットノクツケー
ジ型のものはリードフレーム上に半導体集積回路等の半
導体ペレットを固定し、ワイヤーポンディング法又は熱
超音波?ンデイング法(TAB法)によシ回路接続を行
い、その後封止樹脂によシ全体をモールディングしてい
た。
、〔発明が解決しようとする問題点〕 然しなから斯る従来のワイヤーがンテイング法を用いた
半導体フラットパッケージ型のものはリードフレーム上
に半導体ペレットを固定すること及びワイヤーポンディ
ング法のワイヤーの信頼性を保つことが必要でアシ、こ
の為比較的厚めの封止樹脂のモールディングが必要で比
較的大型化する不都合があった。またTAB法を用いた
半導体フラット14ツケージ型のものに於いてもリード
フレーム上に半導体ペレットを固定する為この封止樹脂
のモールディングが比較的厚く必要であシ更にリード強
度の保持の為接着面積が比較的大きく必要であることに
よシ、半導体装置としては比較的大型化する不都合があ
った。
本発明は斯る点に鑑み半導体ペレットとリードとの接続
の信頼性を維持したままで薄型・小型化することを目的
とする。
〔問題点を解決するための手段〕
本発明による半導体装置は金属薄板匣体(1)の内面に
絶縁層(2)を介してリードを構成する導電ノJ?り−
ン(3)を有し、この導電パターン(3)上に半導体ペ
レット(4)を異方性コネクタ(5)を介して接続する
と共にこの半導体ペレット(4)をこの金属薄板匣体(
1)に樹脂(6)によシ封止するようにしたものである
〔作用〕
斯る本発明に依れば内面に絶縁層(2)を介してリード
を構成する導電・ぐターン(3)を形成した金属薄板匣
体(1)によシ半導体ベレット(4)を包み込むよ゛う
に実装するため厚さは半導体ペレット(4)、金属薄板
(la) %絶縁層(2)、導電ノ4ターン(3)、異
方性コネクタ(5)及び薄い封止用樹脂(6)の厚さで
良く比較的薄くできると共に半導体ペレット(4)の電
極パターン面を金属薄板匣体(1)で包み込むためニー
ソング時の信頼性や電磁シールド性等があシ、更にリー
ドを構成する導電/4ターン(3)は基板を構成する金
属薄板(1a)上に形成されているのでリードの曲がi
、)や精度が悪くなる等の不都合がない。
〔実施例〕
以下第1図〜第4図を参照しながら本発明半導体装置の
一実施例につき説明しよう。
本例に於いては第2図に示す如くステンレススチール、
アルミニウム又はケイ素鋼よ構成る金属薄板(1&)上
に絶縁層を構成する接着剤(2)を介してリードを構成
する銅りu箔よ構成る所定形状の導電パターン(3)を
設けた所謂金属ペースのフレキシブル印刷配線基板(7
)を用意し、この金属ペースのフレキシブル印刷配線基
板(7)を絞シ加工技術によシ第1図及び第3図に示す
如く内面側に導電パターン(3)が来る如くすそ部(1
b)が拡がった匣体(1)を形成スる。この場合金属ペ
ースのフレキシブル印刷配線基板(7)の厚さは一般V
C85μm程度である。
この匣体(1)内に半導体集積回路等の半導体ペレット
(4)をこの半導体ペレット(4)の電極(4a)とリ
ードを構成する導電パターン(3)とを対向させ異方性
コネクタ(5)を介して所定の接続を行う。
この異方性コネクタ(5)としては例えば加熱によシ溶
融する絶縁接着剤(5a)中に半田金属粒子(5b)を
分散したものである。更にこの異方性コネクタ(5)に
つき述べるにこの絶縁性接着剤は例えば次の組成とした
この組成の絶縁性接着剤に、これの固形分100容量部
に対し、10容量部の低融点半田金属粒子を分散させた
ものである。この半田金属粒子はPb−8a合金にsb
とBiを添加してその融点が140℃とされた平均粒径
20μmのものである。この絶縁性接着剤(5&)に低
融点半田金属粒子(5b)が分散されたものを乾燥状態
に於いて厚さが40μmの異方性コネクタシート(5c
)とする。斯る異方性コネクタシー) (5c)を用い
て半導体ペレット(4)の電極(4a)とリードを構成
する導電ノ4ターン(3)とを接続するに第5図に示す
如く半導体ペレット(4)の電極(4a)と導電ノぐタ
ーン(3)とを異方性コネクタシート(5C)を介して
配し、180℃のもとて40klI//(7)で30秒
間加圧した。このようにすると、絶縁性接着剤(5a)
が加熱によって流動性を呈するので、特に半導体ペレッ
ト(4)の電極(4a)及び導電パターン(3)は実質
的突出しているためこの間に圧力が掛けられこの電極(
4a)とこれに対応する導電・やターン(3)との間に
介在する絶縁性接着剤(5a)の多くが側方に押し出さ
れ、これら電極(4&)と導電パターン(3)との間に
おいて半田金属粒子(5b)が、その加熱加圧によって
第6図に示すように溶融圧潰され、電極(4a)と導電
ノ母ターン(3)と間が半田付けされて両者が電気的に
接続されると共に隣シ合う接続部間はこの絶縁性接着剤
(5a)によシ絶縁(絶縁抵抗が10  Ω以上)され
、更にこの絶縁性接着剤(5a)によシ半導体ペレ7)
(4)、!:金属ペースのフレキシブル印刷配線基板(
7)とが強固に接着される。その後この匣体(1)内に
エポキシ樹脂(6)を注入し半導体ペレット(4)を樹
”脂封止する。この場合との匣体(1)のすそ部(1b
)の導電・臂ターン(3)は第4図に示す如くこの樹脂
(6)によシ覆われることがない様にし、このすそ部(
1b)の導電パターン(3)がリードを構成し、このす
そ部(1b)の導電・9ターン(3)を介して他の回路
例えば印刷配線基板に電気的に接続する如くする。
斯る本例に依れば金属ペースのフレキシブル印刷配線基
板(7)の絞シ加工技術によシ形成した匣体(1)によ
シ半導体ペレット(4)を包み込むように実装するので
半導体ベレット(4)を良好にA?パッケージることが
できると共にこの半導体装置の厚さは半導体ペレツ) 
(4) (例えば350μm)、金属ペースのフレキシ
ブル印刷配線基板(7)(例えば85μm)、封止用樹
脂(6)(例えば100μFFI)、及び異方性コネク
タ(5)(例えば10μm)の厚さとなシ比較的薄く例
えば545μmとすることができる。また本例に依れば
半導体ベレット(4)の電極(4a)を金属薄板匣体(
1)で包み込むためエージング時の信頼性や電磁シール
ド性等があシ、更にリードを構成する導電パターン(3
)は基板を構成する金属薄板(1a)上に形成されてい
るのでリードの曲がシがなく、また更にこのリードをよ
シ微細パターンとすることができこのリードの精度を向
上することができる。
第7図、第8図及び第9図は本発明の他の実施例を示し
、この他の実施例は第1図、第3図及び第4図に示す実
施例に於いて匣体(1)内の半導体ベレット(4)の電
極(4&)とは反対面に接着剤(8)を介してシール用
のステンレススチールの金属薄板(9)を設け11E磁
シールド効果を向上する様にしたものでその他は第1図
、第3図及び第4図と同様に構成したものである。
この第7図、第8図及び第9図の実施例に於いても第1
図、第3図及び第4図と同様の作用効果が得られること
は勿論である。
岡上述実施例では加熱によシ溶融する絶縁性接着剤(5
a)に半田金属粒子(5b)を分散した異方性コネクタ
(5)を使用したが、この代DKその他の構成の異方性
コネクタが使用できることは勿論である。
また本発明は上述実施例に限らず本発明の要旨を、逸脱
することなく、その他種々の構成が取シ得ることは勿論
である。
〔発明の効果〕
本発明に依れば金属薄板匣体(1)によシ半導体ベレッ
ト(4)を包み込むように実装するのでこの半導体ペレ
ット(4)を良好にパッケージすることができると共に
この半導体装置の厚さを比較的薄くできる利益がある。
また本発明に依れば半導体ペレット(4)の電極(4a
)を金属薄板匣体(1)で包み込むためニーソング時の
信頼性や電磁シールド性等があシ、更にリードを構成す
る導電パターン(3)は基板を構成する金属薄板(1&
)上に形成されているのでリードの曲がシがなく、また
更にこのリードをよシ微細パターンとすることができ、
このリードの精度を向上することができる利益がある。
【図面の簡単な説明】
第1図は本発明半導体装置の一実施例を示す断面図、第
2図は全便ペースのフレキシブル配線基板の例を示す断
面図、第3図は第1図の斜視図、第4図は第1図の底面
図、第5図及び第6図は第1図の説明に供する線図、第
7図は本発明め他の実施例を示す断面図、第8図は第7
図の斜視図、第9図は第7図の底面図である。 (1)は金属薄板匣体、(1m)は金属薄板、(2)は
接着剤、(3)はリードを構成する導電パターン、(4
)は半導体ペレツ)、(4a)は電極、(5)は異方性
コネクタ、(5a)は絶縁性接着剤、(5b)は半田金
属粒子、(6)はエポキシ樹脂である。

Claims (1)

    【特許請求の範囲】
  1.  金属薄板匣体の内面に絶縁層を介してリードを構成す
    る導電パターンを有し、該導電パターン上に半導体ペレ
    ットを異方性コネクタを介して接続すると共に上記半導
    体ペレットを上記金属薄板匣体に樹脂封止したことを特
    徴とする半導体装置。
JP59209301A 1984-10-05 1984-10-05 半導体装置 Pending JPS6199342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59209301A JPS6199342A (ja) 1984-10-05 1984-10-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59209301A JPS6199342A (ja) 1984-10-05 1984-10-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS6199342A true JPS6199342A (ja) 1986-05-17

Family

ID=16570683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59209301A Pending JPS6199342A (ja) 1984-10-05 1984-10-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS6199342A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH05109975A (ja) 樹脂封止型半導体装置
KR100373569B1 (ko) 반도체장치
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH07263611A (ja) 半導体装置用のリードフレーム
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JPS6199342A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JP2654035B2 (ja) 半導体ic装置
JPS63284831A (ja) 混成集積回路の製造方法
JP3013809B2 (ja) 半導体装置およびその製造方法
JPS6089945A (ja) 封止半導体装置
KR950003904B1 (ko) 반도체 패키지
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPS6217382B2 (ja)
JP2000236033A (ja) 半導体装置並びにその製造方法
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP2771567B2 (ja) 混成集積回路
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH01287987A (ja) 混成集積回路