JPH0543477Y2 - - Google Patents

Info

Publication number
JPH0543477Y2
JPH0543477Y2 JP1987131195U JP13119587U JPH0543477Y2 JP H0543477 Y2 JPH0543477 Y2 JP H0543477Y2 JP 1987131195 U JP1987131195 U JP 1987131195U JP 13119587 U JP13119587 U JP 13119587U JP H0543477 Y2 JPH0543477 Y2 JP H0543477Y2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
semiconductor chip
base portion
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987131195U
Other languages
English (en)
Other versions
JPS6435744U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987131195U priority Critical patent/JPH0543477Y2/ja
Publication of JPS6435744U publication Critical patent/JPS6435744U/ja
Application granted granted Critical
Publication of JPH0543477Y2 publication Critical patent/JPH0543477Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は、半導体装置に関し、特に簡易な手
段により表面保護を図つた半導体装置に関する。
[従来の技術] この種の半導体装置の構造を第4図および第5
図に示す。
図において、一連の連結部1から直角方向に延
びるリード部2a,2aと、このリード部2a,
2aの中央に配置されたリード部2bと、このリ
ード部2bから、さらに先端に延びるベース部3
とが形成されたリードフレーム4があり、このリ
ードフレーム4を使用して半導体装置が製作され
ている。
すなわち、上記リードフレーム4のベース部3
上には半導体チツプ5が載置・固着され、この半
導体チツプ5の表面の電極金属とリード部2a,
2aの先端部とが金属細線6によりワイヤボンデ
イングされている。
次に、図示のように半導体チツプ5の全体、リ
ード部2a,2bおよびベース部3の一部を所定
の金型およびモールド機械を用いてモールドされ
樹脂封止部9が形成され、その後、連結部1が切
除されて所定の半導体装置の完成品を得る。
上記の半導体装置は、例えば第6図に示すよう
に、ベース部3および両側に配置されたリード2
a,2aを所定の形状にフオーミングし、ベース
部3と同電位のリード部2bは樹脂封止部9から
外部へ突出する部分が切除された後、回路基板7
の導体パターン8上に半田付けされて使用され
る。
[考案が解決しようとする問題点] 従来の半導体装置は、上記のように構成されて
いるので、使用の際にリード部を切断したり、折
曲げ加工する等の手間がかかり、また、半導体チ
ツプおよびリードフレームを所定の金型およびモ
ールド機械を使用して樹脂封止するため、工数が
かかり価格が高くなる等の問題点がある。
[考案の目的] この考案は上記のような問題点を解消するため
になされたもので、リードフレームの連結部以外
の切断工程や一切の折曲げ加工を不要とし、ま
た、高価な金型およびモールド機械を使用するこ
となく簡易な表面保護手段を採用することにより
安価に製作することができ、また、ベース部から
の放熱効果を損ねることがない半導体装置を提供
することを目的とする。
[問題点を解決するための手段] この考案の半導体装置は、半導体チツプが載置
されるベース部およびリード部とを一連のリード
フレームに形成し、このリードフレームの裏面側
の必要部分には、リードフレームに形成される間
隙を塞ぐように絶縁テープ、絶縁シート等の絶縁
部材が貼付けられ、半導体チツプを含む主面側の
みに、簡易な表面保護手段としてシリコーンゴ
ム、樹脂等の表面保護部材を塗布したものであ
る。
[作用] この考案の半導体装置においては、絶縁テー
プ、絶縁シート等の絶縁部材により、主面側に塗
布された表面保護部材の裏面側への流れ出しが防
止しされ、簡易に半導体チツプの表面保護が実施
でき、また、金型およびモールド機械を使用しな
いので安価に製作できるとともに、裏面側が面一
に形成されるのでリード等の折曲げ加工を一切施
すことなく基板の導体パターン上に半田付けをす
ることができる。半導体チツプが載置されたベー
ス部の裏面側が絶縁部材により全体的に覆われる
ことなく、殆ど露出するようにしているために、
放熱効果の良好な半導体装置が得られる。
[実施例] 以下に、この考案の一実施例を第1図ないし第
3図を参照して説明する。
この考案の半導体装置は、まず、一連のリード
フレーム14を使用するが、このリードフレーム
14は外枠兼用の一連の連結部11aから内側に
向かつて直角方向に延びるリード部12a,12
aと、上記連結部11に対向する連結部11bか
ら、同じく内側に向かつて直角方向に延びる支持
部12bを介して幅広のベース部13が形成され
ている。従つて、リード部12a,12aはベー
ス部13の一側面のみに対向して配置されている
ことになる。これらリード部12a,12a,支
持部12bおよびベース部13を一単位として、
リードフレーム14の長手方向に多数個形成され
ている。
上記のベース部13上には半導体チツプ15が
固着され、この半導体チツプ15の表面の電極金
属とリード部12a,12aの幅広先端部12
c,12cとが、それぞれ金属細線16,16を
用いてワイヤボンデイングされる。
上記ベース部13と、リード部12a,12a
の幅広先端部12c,12cを跨ぐように、絶縁
テープ若しくは絶縁シート等の絶縁部材18が、
その裏面側に貼付けられ、その結果、当該部分に
形成される間隙17が塞がれる。上記の絶縁部材
18は、放熱効果を考慮し、ベース部13の裏面
側が可能な限り多く露出するように、リード部1
2a,12aに対向したベース部13の端部の必
要最少限の面積に貼付するようにするのが望まし
い。
なお、上記リードフレーム14の裏面側の長手
方向に、上記の絶縁部材18の幅および厚さに見
合う大きさの溝を形成し、この溝内に絶縁部材1
8を貼付けるようにしても良い。また、この絶縁
部材18の材質としては、ポリイミドまたはテフ
ロン系の耐熱性を有するテープまたはシートが好
適であり、それらテープまたはシートの貼付けの
ために糊料が使用され、これらの絶縁テープまた
は絶縁シートは約250℃の耐熱性を有している。
しかしながら、この耐熱温度は、例えば少なく
ともパウダモールド時の加熱工程および半田付時
に耐え得る温度であれば良い。
次に、第2図に示すように、半導体チツプ15
を包含し、かつ、ベース部13とリード部12a
に跨つて表面保護部材19が塗布される。この場
合、上記ベース部13とリード部12aとの間の
間隙17は、裏面側に貼付けた絶縁テープ等の絶
縁部材18により塞がれているために、その表面
側に塗布した表面保護部材19の裏面側への回り
込みが防止される。
なお、上記の表面保護部材19としては、例え
ばシリコーンゴム、樹脂等が使用され、さらに、
他の適当な種類のものが選択可能である。
上記の表面保護部材19の硬化処理が終了した
後に、リード部12a,12aと連結部11a、
およびベース部13と連結部11bとの間を切断
して所定の半導体装置とする。
上記のようにして完成した半導体装置は、例え
ば第3図のようにして使用する。
すなわち、所定の電気回路に対応する導体パタ
ーン20が形成された回路基板21にリード部1
2a、ベース部13の各部への折曲げ加工を施す
ことなく、所定の位置に半導体装置23をそのま
ま載置し、半田22にて固着させる。その後、回
路基板21に固着された半導体装置体23は、例
えば粉末状の樹脂内に、所定の温度に加熱された
後、数回の挿抜を繰り返すパウダモールドが施さ
れる。したがつて、樹脂封止部9が形成される従
来の半導体装置に比較してその信頼性を何等低下
させることはない。
[考案の効果] この考案によれば、上記のように構成したの
で、従来のように半導体装置自体を樹脂封止する
専用の金型およびモールド機械を不要とし、半導
体装置の製作原価を格段と低減することができる
とともに、半導体装置をリードフレームから切断
分離した後に、リード部およびベース部に何等の
折曲げ加工を施すことなく、直接回路基板の導体
パターン上に半田付けすることができる。また、
ベース部13の裏面側の露出面積を多くしてある
ので、放熱効果も十分である等の優れた効果があ
る。
【図面の簡単な説明】
第1図は、この考案の半導体装置を製作するた
めのリードフレームを示す平面図、第2図は、第
1図のA−A線に沿う断面図、第3図は、上記半
導体装置の使用例を示す斜視図、第4図は、従来
のこの種の半導体装置を製作するためのリードフ
レームを示す平面図、第5図は、上記従来の半導
体装置の断面図、第6図は、上記従来の半導体装
置の使用例を示す一部切欠斜視図である。 11a,11b……連結部、12a……リード
部、12b……支持部、12c……幅広先端部、
13……ベース部、14……リードフレーム、1
5……半導体チツプ、16……金属細線、17…
…間隙、18……絶縁部材、19……表面保護部
材、20……導体パターン、21……回路基板、
22……半田、23……半導体装置。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体チツプが載置されるベース部と、このベ
    ース部の一側面のみに対向するリード部とを有
    し、前記半導体チツプの上面電極金属部とリード
    部上面とを金属細線によりワイヤボンデイング
    し、前記ベース部裏面の一部とリード部裏面の一
    部との間に絶縁部材が貼付され、前記半導体チツ
    プを含む上面側のみに保護部材を備えたことを特
    徴とする半導体装置。
JP1987131195U 1987-08-28 1987-08-28 Expired - Lifetime JPH0543477Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987131195U JPH0543477Y2 (ja) 1987-08-28 1987-08-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987131195U JPH0543477Y2 (ja) 1987-08-28 1987-08-28

Publications (2)

Publication Number Publication Date
JPS6435744U JPS6435744U (ja) 1989-03-03
JPH0543477Y2 true JPH0543477Y2 (ja) 1993-11-02

Family

ID=31387034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987131195U Expired - Lifetime JPH0543477Y2 (ja) 1987-08-28 1987-08-28

Country Status (1)

Country Link
JP (1) JPH0543477Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396969U (ja) * 1978-01-10 1978-08-07

Also Published As

Publication number Publication date
JPS6435744U (ja) 1989-03-03

Similar Documents

Publication Publication Date Title
JPS63258050A (ja) 半導体装置
JPH0543477Y2 (ja)
JPS6238863B2 (ja)
JPH038113B2 (ja)
JP2998484B2 (ja) 半導体装置用リードフレーム
JP2536568B2 (ja) リ―ドフレ―ム
JPH08186217A (ja) 半導体装置
JPH0351977Y2 (ja)
JPH0383952U (ja)
JP2597768Y2 (ja) 電力半導体装置
JPS607750A (ja) 絶縁型半導体装置
JP2771567B2 (ja) 混成集積回路
JPS6236299Y2 (ja)
JPH056666Y2 (ja)
JPH07101726B2 (ja) リ−ドフレ−ム
JPS5910759Y2 (ja) 樹脂封止型集積回路装置
JPH07249708A (ja) 半導体装置及びその実装構造
JPS6015354Y2 (ja) 電気回路部品
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPH01101655A (ja) 半導体装置のパッケージ
JPH0438526Y2 (ja)
JPH02268459A (ja) 半導体パッケージ
JPH04146659A (ja) 半導体装置およびその製造方法
JPS60154590A (ja) フレキシブル電気回路基板
JPH0357624B2 (ja)