JPH07101726B2 - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPH07101726B2 JPH07101726B2 JP17796485A JP17796485A JPH07101726B2 JP H07101726 B2 JPH07101726 B2 JP H07101726B2 JP 17796485 A JP17796485 A JP 17796485A JP 17796485 A JP17796485 A JP 17796485A JP H07101726 B2 JPH07101726 B2 JP H07101726B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- resin
- lead frame
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置を搭載するリードフレームの形状
に関する。
に関する。
従来の技術 半導体素子を搭載する樹脂型パッケージに用いるリード
フレームに設けられたリードは、通常、100mil(2.54m
m),70mil(1.778mm),50mil(1.27mm)等の等間隔ピッ
チで配列されており、リードフレームを構成する材質は
Fe,Fe−Ni合金,Fe−Ni−Co合金や、Cu系合金からなって
いる。
フレームに設けられたリードは、通常、100mil(2.54m
m),70mil(1.778mm),50mil(1.27mm)等の等間隔ピッ
チで配列されており、リードフレームを構成する材質は
Fe,Fe−Ni合金,Fe−Ni−Co合金や、Cu系合金からなって
いる。
このようなリードピッチを備えたデュアルインラインプ
ラスチック型パッケージ(以下DILPと記す)の2列に並
んだリードの列間のピッチは、パッケージ外形の標準化
から300mil(7.62mm),400mil(10.16mm),600mil(15.
24mm)に統一されている。そして、列間のピッチが7.62
mm幅のものは、樹脂部分の幅が6.3〜6.4mmであり、ま
た、列間のピッチが10.16mm幅のものは、樹脂部分の幅
が8.8〜9.0mm、さらに、列間のピッチが15.24mm幅のも
のは、樹脂部分の幅が12.8〜13.0mmとして統一されてい
る。
ラスチック型パッケージ(以下DILPと記す)の2列に並
んだリードの列間のピッチは、パッケージ外形の標準化
から300mil(7.62mm),400mil(10.16mm),600mil(15.
24mm)に統一されている。そして、列間のピッチが7.62
mm幅のものは、樹脂部分の幅が6.3〜6.4mmであり、ま
た、列間のピッチが10.16mm幅のものは、樹脂部分の幅
が8.8〜9.0mm、さらに、列間のピッチが15.24mm幅のも
のは、樹脂部分の幅が12.8〜13.0mmとして統一されてい
る。
これらの樹脂型パッケージの加工は、リードフレーム
(板厚0.2〜0.25mm)のインナーリード部をパッケージ
の樹脂成形時に樹脂中に埋設し、その後リードとリード
を接続しているダムバーを切断し、各パッケージ幅毎
に、上記リード列間ピッチに折り曲げる。そしてリード
の表面処理、たとえば、表面のメッキ、またはハンダに
よる浸漬メッキを行って完成する。
(板厚0.2〜0.25mm)のインナーリード部をパッケージ
の樹脂成形時に樹脂中に埋設し、その後リードとリード
を接続しているダムバーを切断し、各パッケージ幅毎
に、上記リード列間ピッチに折り曲げる。そしてリード
の表面処理、たとえば、表面のメッキ、またはハンダに
よる浸漬メッキを行って完成する。
発明が解決しようとする問題点 上に述べたように、パッケージの寸法(特に幅)は標準
化されているが、パッケージ内部に搭載される素子が大
面積化してきている。従ってパッケージの中心近傍での
インナーリードの樹脂中の埋設長さが短くなり、リード
曲げ加工時に、緩みや脱落を生ずる。そこで、パッケー
ジ内を有効に利用するため、素子をパッケージ外形にそ
わせて、長辺方向の寸法を可能な限り伸ばし、大面積素
子を、標準パッケージに搭載して行く技術が主流をなし
てきている。
化されているが、パッケージ内部に搭載される素子が大
面積化してきている。従ってパッケージの中心近傍での
インナーリードの樹脂中の埋設長さが短くなり、リード
曲げ加工時に、緩みや脱落を生ずる。そこで、パッケー
ジ内を有効に利用するため、素子をパッケージ外形にそ
わせて、長辺方向の寸法を可能な限り伸ばし、大面積素
子を、標準パッケージに搭載して行く技術が主流をなし
てきている。
しかし、パッケージのリードピッチが2.54mm間隔で配列
されている場合、パッケージ内部に10mm以上の長さで、
パッケージ樹脂部に近い幅の素子が搭載され、しかも素
子の長辺方向と垂直にボンディングパッドが配列されて
いる時、一部のインナリード先端と素子上のボンディン
グパッドを接続する金属ワイヤーの長さが2mmを越す長
さとなる。この状態で樹脂成形時に成型用樹脂を注入す
ると、その注入圧によって金属ワイヤーの変化を生じ、
しばしば、他の通電箇所と接触を生じ、電気的特性上で
不良となる。また、所定の寸法のパッケージに大面積化
された素子を搭載しようとすると、インナーリードとボ
ンディングパッドの配置関係に制約を受けるために、こ
れらを所望の配置関係に置くことが困難となってきてい
る。
されている場合、パッケージ内部に10mm以上の長さで、
パッケージ樹脂部に近い幅の素子が搭載され、しかも素
子の長辺方向と垂直にボンディングパッドが配列されて
いる時、一部のインナリード先端と素子上のボンディン
グパッドを接続する金属ワイヤーの長さが2mmを越す長
さとなる。この状態で樹脂成形時に成型用樹脂を注入す
ると、その注入圧によって金属ワイヤーの変化を生じ、
しばしば、他の通電箇所と接触を生じ、電気的特性上で
不良となる。また、所定の寸法のパッケージに大面積化
された素子を搭載しようとすると、インナーリードとボ
ンディングパッドの配置関係に制約を受けるために、こ
れらを所望の配置関係に置くことが困難となってきてい
る。
本発明は上記のような従来のリードフレームの欠点を克
服するためになされたものであって、金属ワイヤーの長
さを比較的短くして通電箇所との接触事故を防止すると
ともに、比較的離れたインナーリードとボンディングパ
ッドとの間を接続することができるリードフレームを提
供することを目的とする。
服するためになされたものであって、金属ワイヤーの長
さを比較的短くして通電箇所との接触事故を防止すると
ともに、比較的離れたインナーリードとボンディングパ
ッドとの間を接続することができるリードフレームを提
供することを目的とする。
問題点を解決するための手段 上記目的を達成するために本発明は、正リードと、正リ
ード同士を接続しているダムバーもしくは正リードの一
部に支持された副リードとを設け、インナーリードから
素子上のボンディングパッドに接続される長い金属ワイ
ヤーを、一旦、この副リードで中継し、ワイヤーの長さ
を分割できるようにしたものである。
ード同士を接続しているダムバーもしくは正リードの一
部に支持された副リードとを設け、インナーリードから
素子上のボンディングパッドに接続される長い金属ワイ
ヤーを、一旦、この副リードで中継し、ワイヤーの長さ
を分割できるようにしたものである。
そして素子を樹脂成形したのち、ダムバーを切断する
が、その時同時に成形した樹脂から外部に突き出してい
る副リードも切断する。
が、その時同時に成形した樹脂から外部に突き出してい
る副リードも切断する。
作用 このようにすれば、副リードは樹脂中で他のインナーリ
ードから電気的に完全に分離され、しかも金属ワイヤー
を中継した状態で存在し、素子の長辺寸法が10mm以上の
ものが余裕をもって搭載できる。
ードから電気的に完全に分離され、しかも金属ワイヤー
を中継した状態で存在し、素子の長辺寸法が10mm以上の
ものが余裕をもって搭載できる。
実施例 第1図(a),(b)に主リード1と主リード1の間に
ダムバー2に接続された副リード3を有する本発明のリ
ードフレーム4の平面図と断面図を示す。本リードフレ
ーム4は長辺方向が10mm以上で、短辺と平行に配置され
たボンディングパッド5を有する半導体素子6を300mil
のリード幅用のパッケージに搭載するためのものであ
る。主リード1のインナーリード7とボンディングパッ
ド5を金属ワイヤー8で接続する際、半導体素子6の長
さが10mmを越す場合、インナーリード7とボンディング
パッド5を接続する金属ワイヤー8の長さが2mm或いは
それ以上となるために、長い金属ワイヤー8を分割す
る。この金属ワイヤー8の分割には、主リード1間を接
続しているダムバー2に金属ワイヤー8を一旦中継する
ための副リード3を設けて、これに接続してさらに半導
体素子6上のボンディングパッド5に接続する。これを
樹脂材料中に埋め込んで成形加工を施した場合、金属ワ
イヤー8の長さが短く出来る。
ダムバー2に接続された副リード3を有する本発明のリ
ードフレーム4の平面図と断面図を示す。本リードフレ
ーム4は長辺方向が10mm以上で、短辺と平行に配置され
たボンディングパッド5を有する半導体素子6を300mil
のリード幅用のパッケージに搭載するためのものであ
る。主リード1のインナーリード7とボンディングパッ
ド5を金属ワイヤー8で接続する際、半導体素子6の長
さが10mmを越す場合、インナーリード7とボンディング
パッド5を接続する金属ワイヤー8の長さが2mm或いは
それ以上となるために、長い金属ワイヤー8を分割す
る。この金属ワイヤー8の分割には、主リード1間を接
続しているダムバー2に金属ワイヤー8を一旦中継する
ための副リード3を設けて、これに接続してさらに半導
体素子6上のボンディングパッド5に接続する。これを
樹脂材料中に埋め込んで成形加工を施した場合、金属ワ
イヤー8の長さが短く出来る。
ダムバー2と接続されている副リード3は、インナーリ
ード7の幅よりは狭いか或いは樹脂成形境界面との近傍
に予め窪み,溝10を少なくとも1カ所設けておく。そし
てリード加工時のダムバー2切断の際に同時に副リード
3を切断し、樹脂成形面9から副リード3の切断部が突
き出さない構造にする。
ード7の幅よりは狭いか或いは樹脂成形境界面との近傍
に予め窪み,溝10を少なくとも1カ所設けておく。そし
てリード加工時のダムバー2切断の際に同時に副リード
3を切断し、樹脂成形面9から副リード3の切断部が突
き出さない構造にする。
これをリード表面処理、およびリード成形することで、
完成後のパッケージ内に他のインナーリード7と電気的
に絶縁され、且つ金属ワイヤー8を分割できる構造のリ
ードフレーム4を用いたパッケージが達成できる。
完成後のパッケージ内に他のインナーリード7と電気的
に絶縁され、且つ金属ワイヤー8を分割できる構造のリ
ードフレーム4を用いたパッケージが達成できる。
発明の効果 本発明によれば比較的長いワイヤーも副リードを介して
比較的短いワイヤーに分割できるので、ワイヤー長が長
いことによって生じる樹脂成型時のワイヤーのたるみや
変化を防止できる。また、比較的離れたインナーリッド
とボンディングパッドを接続することができるので、ボ
ンディングパッドの配置に自由度ができる。
比較的短いワイヤーに分割できるので、ワイヤー長が長
いことによって生じる樹脂成型時のワイヤーのたるみや
変化を防止できる。また、比較的離れたインナーリッド
とボンディングパッドを接続することができるので、ボ
ンディングパッドの配置に自由度ができる。
第1図(a),(b)は本発明のリードフレームの平面
図と断面図を示す。 1……主リード、2……ダムバー、3……副リード、4
……リードフレーム、5……ボンディングパッド、6…
…半導体素子、7……インナーリード、8……金属ワイ
ヤー、9……樹脂成形面、10……窪み
図と断面図を示す。 1……主リード、2……ダムバー、3……副リード、4
……リードフレーム、5……ボンディングパッド、6…
…半導体素子、7……インナーリード、8……金属ワイ
ヤー、9……樹脂成形面、10……窪み
Claims (1)
- 【請求項1】半導体チップの複数の電極部それぞれに接
続される複数本のインナーリードと、前記インナーリー
ド同士を接続しているダムバーと、前記ダムバーの一部
に設けられ前記複数の電極部の少なくとも1つと前記イ
ンナーリードとを中継するための副リードとを備えたこ
とを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17796485A JPH07101726B2 (ja) | 1985-08-13 | 1985-08-13 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17796485A JPH07101726B2 (ja) | 1985-08-13 | 1985-08-13 | リ−ドフレ−ム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6237955A JPS6237955A (ja) | 1987-02-18 |
JPH07101726B2 true JPH07101726B2 (ja) | 1995-11-01 |
Family
ID=16040153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17796485A Expired - Lifetime JPH07101726B2 (ja) | 1985-08-13 | 1985-08-13 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07101726B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075759A (en) * | 1989-07-21 | 1991-12-24 | Motorola, Inc. | Surface mounting semiconductor device and method |
JP4489100B2 (ja) | 2007-06-18 | 2010-06-23 | 株式会社東芝 | 半導体パッケージ |
WO2021234803A1 (ja) * | 2020-05-19 | 2021-11-25 | 三菱電機株式会社 | 半導体モジュール |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5426361U (ja) * | 1977-07-26 | 1979-02-21 |
-
1985
- 1985-08-13 JP JP17796485A patent/JPH07101726B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6237955A (ja) | 1987-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE35109E (en) | Semiconductor device and method for fabricating the same | |
US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
US5977615A (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
US4754317A (en) | Integrated circuit die-to-lead frame interconnection assembly and method | |
KR960009136A (ko) | 반도체 패키지 및 그 제조방법 | |
US9363901B2 (en) | Making a plurality of integrated circuit packages | |
KR20000039786A (ko) | 볼 그리드 어레이 패키지 | |
KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
US6265761B1 (en) | Semiconductor devices with improved lead frame structures | |
JPH07101726B2 (ja) | リ−ドフレ−ム | |
KR0148078B1 (ko) | 연장된 리드를 갖는 리드 온 칩용 리드프레임 | |
JP2528192B2 (ja) | 半導体装置 | |
KR100575859B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100304922B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
JPS63104457A (ja) | リ−ドフレ−ム | |
JPH0555430A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
KR100290783B1 (ko) | 반도체 패키지 | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
KR0163524B1 (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
JPH031551A (ja) | 樹脂封止型半導体装置 | |
JPH05206193A (ja) | 半導体装置 | |
KR200155051Y1 (ko) | 리드 프레임(Lead Frame) |