JPH0562477B2 - - Google Patents
Info
- Publication number
- JPH0562477B2 JPH0562477B2 JP17729283A JP17729283A JPH0562477B2 JP H0562477 B2 JPH0562477 B2 JP H0562477B2 JP 17729283 A JP17729283 A JP 17729283A JP 17729283 A JP17729283 A JP 17729283A JP H0562477 B2 JPH0562477 B2 JP H0562477B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- board
- circuit
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012209 synthetic fiber Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はチツプ−オン−ボード基板上の電気的
回路を構成する電気的部品又は素子のリフロー方
法に関する。
回路を構成する電気的部品又は素子のリフロー方
法に関する。
電気回路の実装において、適宜の配線を有する
基板上に各種電子素子チツプたとえば半導体IC
チツプを固着してなるチツプ−オン−ボード基板
が広く利用されている。チツプ−オン−ボードの
基板はたとえばセルロース、紙、ガラス布、合成
繊維布、ガラスマツト等の補強基材にフエノール
樹脂、エポキシ樹脂、ポリエステル樹脂、ポリイ
ミド樹脂等の熱硬化性樹脂を含浸させて得られる
シート状絶縁物を積層して作られる。基板には所
望の配線パターンを有する導体層が形成される。
この導体層の形成は、たとえば基板表面上に一面
に導体層を形成しておき、次いでエツチングによ
り所望のパターン以外の導体を除去して行われ
る。チツプは適宜の接着剤を用いて基板表面に固
着され、該チツプと基板の配線における導体端子
部とが適宜金等のワイヤーにて接続される。チツ
プ及びワイヤーボンデイング部分には保護のため
樹脂材が付与され密封される。
基板上に各種電子素子チツプたとえば半導体IC
チツプを固着してなるチツプ−オン−ボード基板
が広く利用されている。チツプ−オン−ボードの
基板はたとえばセルロース、紙、ガラス布、合成
繊維布、ガラスマツト等の補強基材にフエノール
樹脂、エポキシ樹脂、ポリエステル樹脂、ポリイ
ミド樹脂等の熱硬化性樹脂を含浸させて得られる
シート状絶縁物を積層して作られる。基板には所
望の配線パターンを有する導体層が形成される。
この導体層の形成は、たとえば基板表面上に一面
に導体層を形成しておき、次いでエツチングによ
り所望のパターン以外の導体を除去して行われ
る。チツプは適宜の接着剤を用いて基板表面に固
着され、該チツプと基板の配線における導体端子
部とが適宜金等のワイヤーにて接続される。チツ
プ及びワイヤーボンデイング部分には保護のため
樹脂材が付与され密封される。
以上の如きチツプ−オン−ボードにおいては基
板表面に電気回路を構成する電気的部品又は素子
が設けられるが、この際の電気的部品又は素子の
リフローをオープン・リフロー炉等の外部熱源を
用いて行おうとすると、基板全面にわたつて加熱
されるのでチツプ部分も温度がかなり上昇し、チ
ツプ部分においてたとえばガラス布−エポキシ積
層板からなる基板とたとえばエポキシ樹脂からな
る保護材との熱的性質の差異等に基づきワイヤー
ボンデイングがはずれる等の不都合が生じ易かつ
た。このため、目的とする電気的部分又は素子の
みにエネルギーを集中して加えてリフローを行う
ことが考えられる。しかしながら、この様な方法
は繁雑であり、効率も低く、実用的でない。
板表面に電気回路を構成する電気的部品又は素子
が設けられるが、この際の電気的部品又は素子の
リフローをオープン・リフロー炉等の外部熱源を
用いて行おうとすると、基板全面にわたつて加熱
されるのでチツプ部分も温度がかなり上昇し、チ
ツプ部分においてたとえばガラス布−エポキシ積
層板からなる基板とたとえばエポキシ樹脂からな
る保護材との熱的性質の差異等に基づきワイヤー
ボンデイングがはずれる等の不都合が生じ易かつ
た。このため、目的とする電気的部分又は素子の
みにエネルギーを集中して加えてリフローを行う
ことが考えられる。しかしながら、この様な方法
は繁雑であり、効率も低く、実用的でない。
本発明は、以上の如き従来技術に鑑み、チツプ
−オン−ボード実装基板における電気的部品又は
素子のリフローを効率よく行うことを目的とす
る。
−オン−ボード実装基板における電気的部品又は
素子のリフローを効率よく行うことを目的とす
る。
本発明によれば、以上の如き目的を達成するも
のとして、 表面に回路パターンを有する基板上に電子素子
チツプを固着し該素子と基板上の回路とをワイヤ
ーボンデイングし且つ該チツプ及びワイヤーボン
デイング部分を密封保護してなる実装基板の表面
の回路を構成する電気的部品又は素子をリフロー
するに際し、基板上の電子素子チツプ部分に遮熱
用治具を置くことを特徴とする、チツプ−オン−
ボード実装基板における電気的部品又は素子のリ
フロー方法、 が提供される。
のとして、 表面に回路パターンを有する基板上に電子素子
チツプを固着し該素子と基板上の回路とをワイヤ
ーボンデイングし且つ該チツプ及びワイヤーボン
デイング部分を密封保護してなる実装基板の表面
の回路を構成する電気的部品又は素子をリフロー
するに際し、基板上の電子素子チツプ部分に遮熱
用治具を置くことを特徴とする、チツプ−オン−
ボード実装基板における電気的部品又は素子のリ
フロー方法、 が提供される。
更に、本発明によれば、以上の如き目的を達成
するものとして、 表面に回路パターンを有する基板上に電子素子
チツプを固着し該素子と基板上の回路とをワイヤ
ーボンデイングし且つ該チツプ及びワイヤーボン
デイング部分を密封保護してなる実装基板の表面
の回路を構成する電気的部品又は素子をリフロー
するに際し、電子素子チツプ部分に対応する表面
部分に凹部を形成した載置用治具上に基板を載置
し、且つ基板上の電子素子チツプ部分に遮熱用治
具を置くことを特徴とする、チツプ−オン−ボー
ド実装基板における電気的部品又は素子のリフロ
ー方法、 が提供される。
するものとして、 表面に回路パターンを有する基板上に電子素子
チツプを固着し該素子と基板上の回路とをワイヤ
ーボンデイングし且つ該チツプ及びワイヤーボン
デイング部分を密封保護してなる実装基板の表面
の回路を構成する電気的部品又は素子をリフロー
するに際し、電子素子チツプ部分に対応する表面
部分に凹部を形成した載置用治具上に基板を載置
し、且つ基板上の電子素子チツプ部分に遮熱用治
具を置くことを特徴とする、チツプ−オン−ボー
ド実装基板における電気的部品又は素子のリフロ
ー方法、 が提供される。
第１図は本発明のリフロー方法を説明するため
の断面図である。
の断面図である。
本発明方法においてはリフロー用の熱源はチツ
プ−オン−ボード実装基板全体に外部から加えら
れる。リフロー炉内において基板１が載置用治具
２上に載置される。基板１にはチツプ３が固着さ
れている。４は基板１の表面上のリフローされる
べき電気的部品又は素子である。載置用治具２の
載置面（即ち上面）にはチツプ３の部分に対応す
る位置に凹部５が形成されている。ここには空気
が閉じ込められており、この空気は断熱材として
利用される。基板１上にはチツプ３を覆う如く遮
熱用治具６が置かれている。該遮熱用治具６はチ
ツプ３の周りに適度の空間７を形成せしめる形状
であり、但し上部はあまり大きくない開口を有し
ていてもよい。この状態で外部から加熱して電気
的部品又は素子４をリフローせしめても、チツプ
３は遮熱用治具６及び載置用治具２により形成さ
れた空気層により断熱されているので、チツプ３
が悪影響を受けることがない。尚、リフロー時間
はそれ程長い時間ではないので、上記断熱効果は
実用上十分に有効である。
プ−オン−ボード実装基板全体に外部から加えら
れる。リフロー炉内において基板１が載置用治具
２上に載置される。基板１にはチツプ３が固着さ
れている。４は基板１の表面上のリフローされる
べき電気的部品又は素子である。載置用治具２の
載置面（即ち上面）にはチツプ３の部分に対応す
る位置に凹部５が形成されている。ここには空気
が閉じ込められており、この空気は断熱材として
利用される。基板１上にはチツプ３を覆う如く遮
熱用治具６が置かれている。該遮熱用治具６はチ
ツプ３の周りに適度の空間７を形成せしめる形状
であり、但し上部はあまり大きくない開口を有し
ていてもよい。この状態で外部から加熱して電気
的部品又は素子４をリフローせしめても、チツプ
３は遮熱用治具６及び載置用治具２により形成さ
れた空気層により断熱されているので、チツプ３
が悪影響を受けることがない。尚、リフロー時間
はそれ程長い時間ではないので、上記断熱効果は
実用上十分に有効である。
以上の如き本発明のリフロー方法によれば、チ
ツプを劣化せしめることなく基板全体を外部から
加熱して所望の電気的部品又は素子のリフローが
効率良く行われ、一括大量処理が可能となる。
ツプを劣化せしめることなく基板全体を外部から
加熱して所望の電気的部品又は素子のリフローが
効率良く行われ、一括大量処理が可能となる。
第１図は本発明方法を説明するための断面図で
ある。 １：基板、２：載置用治具、３：チツプ、４：
電気的部品又は素子、５：凹部、６：遮熱用治
具。
ある。 １：基板、２：載置用治具、３：チツプ、４：
電気的部品又は素子、５：凹部、６：遮熱用治
具。
Claims (1)
- 【特許請求の範囲】 １ 表面に回路パターンを有する基板上に電子素
子チツプを固着し該素子と基板上の回路とをワイ
ヤーボンデイングし且つ該チツプ及びワイヤーボ
ンデイング部分を密封保護してなる実装基板の表
面の回路を構成する電気的部品又は素子をリフロ
ーするに際し、基板上の電子素子チツプ部分に遮
熱用治具を置くことを特徴とする、チツプ−オン
−ボード実装基板における電気的部品又は素子の
リフロー方法。 ２ 表面に回路パターンを有する基板上に電子素
子チツプを固着し該素子と基板上の回路とをワイ
ヤーボンデイングし且つ該チツプ及びワイヤーボ
ンデイング部分を密封保護してなる実装基板の表
面の回路を構成する電気的部品又は素子をリフロ
ーするに際し、電子素子チツプ部分に対応する表
面部分に凹部を形成した載置用治具上に基板を載
置し、且つ基板上の電子素子チツプ部分に遮熱用
治具を置くことを特徴とする、チツプ−オン−ボ
ード実装基板における電気的部品又は素子のリフ
ロー方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17729283A JPS6068691A (ja) | 1983-09-26 | 1983-09-26 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17729283A JPS6068691A (ja) | 1983-09-26 | 1983-09-26 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6068691A JPS6068691A (ja) | 1985-04-19 |
| JPH0562477B2 true JPH0562477B2 (ja) | 1993-09-08 |
Family
ID=16028467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17729283A Granted JPS6068691A (ja) | 1983-09-26 | 1983-09-26 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068691A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989007779A1 (en) * | 1988-02-16 | 1989-08-24 | Fujitsu Limited | Method of fastening cylindrical optical parts and electric parts |
| JP5314269B2 (ja) * | 2007-11-27 | 2013-10-16 | パナソニック株式会社 | 実装方法およびダイボンド装置 |
-
1983
- 1983-09-26 JP JP17729283A patent/JPS6068691A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6068691A (ja) | 1985-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5805427A (en) | Ball grid array electronic package standoff design | |
| JP2816028B2 (ja) | 半導体装置の製造方法 | |
| EP0004148A1 (en) | Electrical connector for use in mounting an electronic device on a substrate | |
| EP0687382B1 (en) | Device and method for reducing effects of thermal cycling in a semiconductor package | |
| JP2698278B2 (ja) | 混成集積回路装置 | |
| JPH0562477B2 (ja) | ||
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JP3052899B2 (ja) | 半導体装置 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| US20230395478A1 (en) | Chip scale qfn plastic packaging system for high frequency integrated circuits | |
| KR100352120B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| JPS6068638A (ja) | チップ−オン−ボ−ド実装基板 | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 | |
| JPS62229860A (ja) | Ｉｃの封止構造 | |
| JP2752286B2 (ja) | 混成集積回路装置 | |
| JPH01101655A (ja) | 半導体装置のパッケージ | |
| JPH06268094A (ja) | 混成集積回路 | |
| JPH0870057A (ja) | ハイブリッドｉｃ | |
| JPH06314707A (ja) | 混成集積回路 | |
| JPS63174340A (ja) | 半導体装置 | |
| JPS6225444A (ja) | 連続配線基板 | |
| JPH0352260A (ja) | 電子回路装置 | |
| JPH06177285A (ja) | 樹脂封止型半導体装置 |