JPH0870057A - ハイブリッドic - Google Patents

ハイブリッドic

Info

Publication number
JPH0870057A
JPH0870057A JP20626994A JP20626994A JPH0870057A JP H0870057 A JPH0870057 A JP H0870057A JP 20626994 A JP20626994 A JP 20626994A JP 20626994 A JP20626994 A JP 20626994A JP H0870057 A JPH0870057 A JP H0870057A
Authority
JP
Japan
Prior art keywords
hybrid
protective sheet
silicone resin
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20626994A
Other languages
English (en)
Inventor
Wakichi Shiobara
塩原  和吉
Eiichi Toba
栄一 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP20626994A priority Critical patent/JPH0870057A/ja
Publication of JPH0870057A publication Critical patent/JPH0870057A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】基板上のチップやAl導線を被覆する軟らかい
シリコーン樹脂を、硬質樹脂あるいは容器蓋を用いない
で保護する。 【構成】ポリイミドあるいはPETよりなる保護シート
をシリコーン樹脂上面上全面に敷いて保護する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上に実装された半
導体素体などの電子部品を保護材で被覆したハイブリッ
ドICに関する。
【0002】
【従来の技術】基板上に実装された半導体素体などの電
子部品を基板上の配線あるいはAl導線などを用いて接
続して電子回路を構成するハイブリッドICにおいて
は、基板上の半導体素体あるいは接続のためのAl導線
を水分の侵入あるいは外力による劣化、断線から保護す
る必要がある。このような保護をするために基板上をパ
ッシベーション作用と応力吸収作用を行うシリコーン樹
脂によって被覆する。図3、図4は従来のハイブリッド
ICの二つの例を示し、図3では、銅材で作られた容器
1に収容したセラミック基板2上に半導体チップなどの
電子部品31、32、33を固定し、上部の電極間をA
l導線4によって接続している。これらの電子部品3
1、32、33、Al導線4を覆うようにシリコーン樹
脂5を注入し、さらにエポキシ樹脂のような硬質樹脂6
を注入して封止している。図4では、上部の保護に硬質
樹脂6を用いないで、樹脂成型品の蓋7を容器1の上縁
に接着剤8で接着している。
【0003】
【発明が解決しようとする課題】図3に示したようにエ
ポキシ樹脂等の硬質樹脂6で封止されたハイブリッドI
Cでは、硬質樹脂6が下部シリコーン樹脂5より熱膨脹
係数が小さいため、温度変化による熱応力がシリコーン
樹脂5との界面にかかり剥離を引き起こす。また、図4
に示したように蓋7を使用する場合には、容器1の上縁
に接着剤8を塗布し、蓋7を容器1の上縁に嵌合させて
接着剤8に圧力を加え、150℃程度の高温での接着剤
硬化を行う必要があり、作業工程が長く自動化しにくい
構造である。
【0004】本発明の目的は、上述の従来の封止構造の
欠点を除去し、温度変化により欠陥が生ぜず、また簡単
に製造できる封止構造をもつハイブリッドICを提供す
ることにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、基板上に支持された電子部品およびそ
の電子部品相互の接続のための導線がシリコーン樹脂に
覆われるハイブリッドICにおいて、シリコーン樹脂の
上面全面に近接して保護シートを備えたものとする。保
護シートの外縁が底面上に基板を収容する容器の側壁内
面に接すること、あるいは底面上に基板を収容する容器
の側壁の上縁上に接することが有効である。保護シート
はポリイミドよりなってもポリエチレンテレフタレート
(PET) よりなっても良い。
【0006】
【作用】シリコーン樹脂の上面に保護シートを近接させ
れば、硬質樹脂あるいは蓋を用いなくても軟質のシリコ
ーン樹脂が外気あるいは外力から保護される。
【0007】
【実施例】以下、図3、図4と共通の部分に同一の符号
を付した図を引用して本発明の実施例について説明す
る。図1に示す本発明の一実施例のハイブリッドICで
は、金属容器1の底面上に固定されたセラミック基板2
の上に実装された電子部品31、32、33およびそれ
らの上部電極にボンディングされたAl導線4を覆うよ
うにシリコーン樹脂5を注入したことは従来と同様であ
る。シリコーン樹脂5の上面に近接して0.05〜0.1m
mの厚さの保護シート9が押しつけられている。保護シ
ート9はポリイミドあるいはPETで作られたもので、
周縁は容器1の側壁の内面に接している。
【0008】図2に示す本発明の別の実施例のハイブリ
ッドICでは、保護シート9の周縁部が折り曲げられて
容器1の側壁の上縁にかぶせられている。その他の点は
図1に示す実施例と同様である。
【0009】
【発明の効果】本発明によれば、基板上に実装された電
子部品に対するパッシベーション作用および外力緩和作
用をするシリコーン樹脂の保護を、その上面上に敷く保
護シートで行うことにより、硬質樹脂で保護する必要が
なくなり、剥離の問題が除かれた。また、保護のための
工程が簡単で、接着剤を使用しないため、大幅な工数短
縮ができ、自動化への対応も可能になる。これによっ
て、品質が向上し、低コストのハイブリッドICを得る
ことができた。
【図面の簡単な説明】
【図1】本発明の一実施例のハイブリッドICの断面図
【図2】本発明の別の実施例のハイブリッドICの断面
【図3】従来のハイブリッドICの断面図
【図4】他の従来のハイブリッドICの断面図
【符号の説明】
1 金属容器 2 セラミック基板 31、32、33 電子部品 4 Al導線 5 シリコーン樹脂 9 保護シート

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】基板上に支持された電子部品およびその電
    子部品相互の接続のための導線がシリコーン樹脂に覆わ
    れるものにおいて、シリコーン樹脂上面全面に近接して
    保護シートを備えたことを特徴とするハイブリッドI
    C。
  2. 【請求項2】保護シートの外縁が底面上に基板を収容す
    る容器の側壁内面に近接する請求項1記載のハイブリッ
    ドIC。
  3. 【請求項3】保護シートの外縁が底面上に基板を収容す
    る容器の側壁の上縁上に接する請求項1記載のハイブリ
    ッドIC。
  4. 【請求項4】保護シートがポリイミドよりなる請求項1
    ないし3のいずれかに記載のハイブリッドIC。
  5. 【請求項5】保護シートがポリエチレンテレフタレート
    よりなる請求項1ないし3のいずれかに記載のハイブリ
    ッドIC。
JP20626994A 1994-08-31 1994-08-31 ハイブリッドic Pending JPH0870057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20626994A JPH0870057A (ja) 1994-08-31 1994-08-31 ハイブリッドic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20626994A JPH0870057A (ja) 1994-08-31 1994-08-31 ハイブリッドic

Publications (1)

Publication Number Publication Date
JPH0870057A true JPH0870057A (ja) 1996-03-12

Family

ID=16520538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20626994A Pending JPH0870057A (ja) 1994-08-31 1994-08-31 ハイブリッドic

Country Status (1)

Country Link
JP (1) JPH0870057A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041737A (ja) * 2012-08-22 2014-03-06 Auto Network Gijutsu Kenkyusho:Kk コネクタユニットおよびその製造方法
JP2014150204A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュールおよびパワーモジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041737A (ja) * 2012-08-22 2014-03-06 Auto Network Gijutsu Kenkyusho:Kk コネクタユニットおよびその製造方法
JP2014150204A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュールおよびパワーモジュールの製造方法

Similar Documents

Publication Publication Date Title
US5355016A (en) Shielded EPROM package
US5578874A (en) Hermetically self-sealing flip chip
US5600181A (en) Hermetically sealed high density multi-chip package
EP0594395B1 (en) Semiconductor power module
JPH06209054A (ja) 半導体装置
KR960012647B1 (ko) 반도체장치 및 그 제조방법
US5814882A (en) Seal structure for tape carrier package
US5951813A (en) Top of die chip-on-board encapsulation
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
JPS60241237A (ja) 混成集積回路装置
US5093713A (en) Semiconductor device package
JPH08125071A (ja) 半導体装置
JPH0870057A (ja) ハイブリッドic
EP0260360B1 (en) Resin-sealed semiconductor device
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPS6239036A (ja) ハイブリツドic
JPH06334070A (ja) 混成集積回路装置
JPH0778921A (ja) 半導体装置
JPH0536861A (ja) 半導体デバイス
JPH0745751A (ja) 回路素子の封止構造
KR100306230B1 (ko) 반도체 패키지 구조
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPS617638A (ja) 半導体装置
JPH0236280Y2 (ja)
JPH10209344A (ja) 樹脂封止型回路装置