JPH0468543A - 平面実装形半導体装置 - Google Patents
平面実装形半導体装置Info
- Publication number
- JPH0468543A JPH0468543A JP18203190A JP18203190A JPH0468543A JP H0468543 A JPH0468543 A JP H0468543A JP 18203190 A JP18203190 A JP 18203190A JP 18203190 A JP18203190 A JP 18203190A JP H0468543 A JPH0468543 A JP H0468543A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- mounting
- heating element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000020169 heat generation Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は平面実装形半導体装置に関し、特に基板実装用
の機械ストレスを緩和する平面実装形半導体装置に関す
る。
の機械ストレスを緩和する平面実装形半導体装置に関す
る。
従来の平面実装形半導体装置は、フレーム上に半導体チ
ップを搭載し、各電極とボンディングワイヤ接続を行な
った後、モールド樹脂封止する構造が一般的である。
ップを搭載し、各電極とボンディングワイヤ接続を行な
った後、モールド樹脂封止する構造が一般的である。
第３図はかかる従来の一例を示す平面実装形半導体装置
の平面図である。
の平面図である。
第３図に示すように、従来の平面実装形半導体装置は半
導体チップ３の１つの電極を電気的に接続するようにフ
レーム１上にマウントし、この半導体チップ３の他の２
つの電極は外部リード２とボンディングワイヤ４で接続
した後、モールド樹脂６で封止されている。
導体チップ３の１つの電極を電気的に接続するようにフ
レーム１上にマウントし、この半導体チップ３の他の２
つの電極は外部リード２とボンディングワイヤ４で接続
した後、モールド樹脂６で封止されている。
第４図は第３図に示す平面実装形半導体装置の実装断面
図である。
図である。
第４図に示すように、かかる半導体装置を半田実装する
にあたっては、モールド樹脂６の上部から赤外線リフロ
ー等の方法で加熱し、フレーム１および外部リード２を
半田７により実装基板８へ半田付けされる。
にあたっては、モールド樹脂６の上部から赤外線リフロ
ー等の方法で加熱し、フレーム１および外部リード２を
半田７により実装基板８へ半田付けされる。
上述した従来の平面実装形半導体装置は、上部モールド
樹脂から加熱するため、上部モールド部分と半田付けさ
れるフレーム部との間に温度差が生じ、しかもこの温度
差が機械的ストレスになる。従って、従来の平面実装形
半導体装置はこの機械的ストレスにより樹脂とフレーム
部とが接する部分で界面クラックを生じたり、水分吸収
による耐湿性低下等の悪影響を及ぼすという欠点がある
。
樹脂から加熱するため、上部モールド部分と半田付けさ
れるフレーム部との間に温度差が生じ、しかもこの温度
差が機械的ストレスになる。従って、従来の平面実装形
半導体装置はこの機械的ストレスにより樹脂とフレーム
部とが接する部分で界面クラックを生じたり、水分吸収
による耐湿性低下等の悪影響を及ぼすという欠点がある
。
本発明の目的は、かかる機械的ストレスによる界面クラ
ックを減少させるとともに、耐湿性劣化を防止すること
のできる平面実装形半導体装置を提供することにある。
ックを減少させるとともに、耐湿性劣化を防止すること
のできる平面実装形半導体装置を提供することにある。
本発明の平面実装形半導体装置は、ベース又はゲート電
極と、コレクタ又はドレイン電極と、エミッタ又はソー
ス電極とを有しフレーム上に搭載される半導体チップの
各電極と所定の外部リートとをボンディングワイヤで接
続し樹脂封止される平面実装形半導体装置において直流
電流もしくは交流電流を通電して発熱させる少なくとも
１個以上の発熱体を内部に有して構成される。
極と、コレクタ又はドレイン電極と、エミッタ又はソー
ス電極とを有しフレーム上に搭載される半導体チップの
各電極と所定の外部リートとをボンディングワイヤで接
続し樹脂封止される平面実装形半導体装置において直流
電流もしくは交流電流を通電して発熱させる少なくとも
１個以上の発熱体を内部に有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を示す平面実装形半導体
装置の平面図である。
装置の平面図である。
第１図に示すように、本実施例は半導体チ・・ｌプ３の
１つの電極が電気的に接続されるようにフレーム１上に
マウントされ、半導体チップ３の他の２つの電極はボン
ディングワイヤ４によりそれぞれ外部リード２に接続さ
れている。また、本実施例は発熱体５ａ、５ｂが設けら
れ、各々フレーム１と電気的に接続された後にモールド
樹脂６で封止される。これら発熱体５ａ、５ｂは外部へ
導出されているので、外部から発熱体５ａ、フレーム１
、発熱体５ｂの順に直流電流を流すことができる。尚、
交流電流でも同様である。
１つの電極が電気的に接続されるようにフレーム１上に
マウントされ、半導体チップ３の他の２つの電極はボン
ディングワイヤ４によりそれぞれ外部リード２に接続さ
れている。また、本実施例は発熱体５ａ、５ｂが設けら
れ、各々フレーム１と電気的に接続された後にモールド
樹脂６で封止される。これら発熱体５ａ、５ｂは外部へ
導出されているので、外部から発熱体５ａ、フレーム１
、発熱体５ｂの順に直流電流を流すことができる。尚、
交流電流でも同様である。
かかる平面実装形半導体装置を基板に実装するにあたっ
ては、基板上の半田ペースト上にパッケージをのせた後
に発熱体５ａ、５ｂに通電して発熱させることにより、
フレーム１を実装基板に半田付けすることができる。さ
らに、他の外部り−ド２については、他の小型平面実装
部品とともに赤外線リフロー等の方法により半田付けす
る。
ては、基板上の半田ペースト上にパッケージをのせた後
に発熱体５ａ、５ｂに通電して発熱させることにより、
フレーム１を実装基板に半田付けすることができる。さ
らに、他の外部り−ド２については、他の小型平面実装
部品とともに赤外線リフロー等の方法により半田付けす
る。
第２図は本発明の第二の実施例を示す平面実装形半導体
袋１の平面図である。
袋１の平面図である。
第２図に示すように、本実施例は前述した第一の実施例
と比較して、発熱体５がコ字形状をなしフレーム１と発
熱体５が分離されている点が異なる。かかる構造を採用
すると、フレーム１上の半導体チップ３に発熱の影響を
与えにくいという利点がある。尚、その他の外部リード
２やボンディングワイヤ４およびモールド樹脂６につい
ては、第一の実施例と同様である。
と比較して、発熱体５がコ字形状をなしフレーム１と発
熱体５が分離されている点が異なる。かかる構造を採用
すると、フレーム１上の半導体チップ３に発熱の影響を
与えにくいという利点がある。尚、その他の外部リード
２やボンディングワイヤ４およびモールド樹脂６につい
ては、第一の実施例と同様である。
以上説明したように、本発明はパッケージ内部に半田付
けするための発熱体を有しているため、外部から加熱す
るよりも短時間に半田付けが可能であり、モールド樹脂
部との温度差も生じにくいため、パッケージ自体への機
械的ストレスも少なくなり、モールド樹脂とフレーム間
の界面クラックや水分吸収による耐湿性劣化などの現象
を低減できるという効果がある。
けするための発熱体を有しているため、外部から加熱す
るよりも短時間に半田付けが可能であり、モールド樹脂
部との温度差も生じにくいため、パッケージ自体への機
械的ストレスも少なくなり、モールド樹脂とフレーム間
の界面クラックや水分吸収による耐湿性劣化などの現象
を低減できるという効果がある。
また、近年モールド面積の大きい半導体装置も平面実装
形へ移行するという傾向にあるが、本発明を採用すると
、外部加熱よりも容易に平面実装できるという効果があ
る。
形へ移行するという傾向にあるが、本発明を採用すると
、外部加熱よりも容易に平面実装できるという効果があ
る。
第１図および第２図はそれぞれ本発明の第一および第二
の実施例を示す平面実装形半導体装置の平面図、第３図
は従来の一例を示す平面実装形半導体装置の平面図、第
４図は第３図に示す平面実装形半導体装置の実装断面図
である。 １・・・フレーム、２・・・外部リード、３・・・半導
体チツブ、 ４・・・ボンディングワイヤ、 ５ａ。 ・・・発熱体、 ６・・・モールド樹脂。
の実施例を示す平面実装形半導体装置の平面図、第３図
は従来の一例を示す平面実装形半導体装置の平面図、第
４図は第３図に示す平面実装形半導体装置の実装断面図
である。 １・・・フレーム、２・・・外部リード、３・・・半導
体チツブ、 ４・・・ボンディングワイヤ、 ５ａ。 ・・・発熱体、 ６・・・モールド樹脂。
Claims (1)
- 【特許請求の範囲】 １、ベース又はゲート電極と、コレクタ又はドレイン電
極と、エミッタ又はソース電極とを有しフレーム上に搭
載される半導体チップの各電極と所定の外部リードとを
ボンディングワイヤで接続し樹脂封止される平面実装形
半導体装置において、直流電流もしくは交流電流を通電
して発熱させる少なくとも１個以上の発熱体を内部に有
することを特徴とする平面実装形半導体装置。 ２、前記発熱体はフレームの周辺部に形成されることを
特徴とする請求項１記載の平面実装形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18203190A JPH0468543A (ja) | 1990-07-10 | 1990-07-10 | 平面実装形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18203190A JPH0468543A (ja) | 1990-07-10 | 1990-07-10 | 平面実装形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468543A true JPH0468543A (ja) | 1992-03-04 |
Family
ID=16111127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18203190A Pending JPH0468543A (ja) | 1990-07-10 | 1990-07-10 | 平面実装形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468543A (ja) |
-
1990
- 1990-07-10 JP JP18203190A patent/JPH0468543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
| JPH08316364A (ja) | 半導体装置 | |
| JPS58207645A (ja) | 半導体装置 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH0468543A (ja) | 平面実装形半導体装置 | |
| JPH09129796A (ja) | 半導体装置 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH0332048A (ja) | 半導体装置 | |
| JP2002076161A (ja) | 表面実装型の半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 | |
| JP3388056B2 (ja) | 半導体装置 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH04317360A (ja) | 樹脂封止型半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JP2805246B2 (ja) | 電子部品搭載用基板 | |
| JPH05218271A (ja) | Ｉｃパッケージ | |
| JP2000133762A5 (ja) | ||
| JPH0311754A (ja) | 半導体装置 |