JPH0354469B2 - - Google Patents

Info

Publication number
JPH0354469B2
JPH0354469B2 JP3744482A JP3744482A JPH0354469B2 JP H0354469 B2 JPH0354469 B2 JP H0354469B2 JP 3744482 A JP3744482 A JP 3744482A JP 3744482 A JP3744482 A JP 3744482A JP H0354469 B2 JPH0354469 B2 JP H0354469B2
Authority
JP
Japan
Prior art keywords
hybrid integrated
integrated circuit
substrate
packing material
fixing piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3744482A
Other languages
English (en)
Other versions
JPS58154250A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3744482A priority Critical patent/JPS58154250A/ja
Publication of JPS58154250A publication Critical patent/JPS58154250A/ja
Publication of JPH0354469B2 publication Critical patent/JPH0354469B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)

Description

【発明の詳細な説明】 本発明は混成集積回路の改良、特に簡易なパツ
ケージ構造を実現する混成集積回路に関する。
従来の混成集積回路では、第1図に示す如く所
望の回路素子を組込んだ混成集積回路基板1の周
端部にほぼ同形状の接着樹脂を含浸させて接着シ
ート2を配置し、樹脂製の蓋体3を当接して加圧
加熱処理して両者を一体化して密封していた。
斯る混成集積回路では接着樹脂を用いる湿式に
よる密封方法を採用しているので、上記した接着
工程で大量の混成集積回路を加熱炉内に配して1
時間以上の長時間加熱しなくてはならない。従つ
て斯る湿式の密封を採る限り、量産性の障害とな
る欠点を有している。
本発明は斯上した欠点に鑑みてなされ、従来の
欠点を除去した乾式の密封方法を採る混成集積回
路を実現するものである。以下に本発明の実施例
を第2図乃至第4図を参照して詳述する。
本発明に依る混成集積回路は所望の回路素子
(図示せず)を組込んだ混成集積回路基板11と、
枠状のパツキング材12と、蓋体13および固着
片14で構成されている。
混成集積回平平基板11としては表面を陽極酸
化したアルミニウム基板、あるいはホーロー等の
絶縁膜を付着した鉄又はアルミニウム基板等であ
る。斯る基板11上には銅箔による導電路、抵抗
体ペーストを印刷焼成した低抗体、あるいは導電
路上に半田ペースト等で固着したトランジスタペ
レツト又はチツプ素子等の回路素子を適宜付着し
て所望の回路を構成する。
パツキング材12は封止を行う基板11の周端
部とほぼ同形の枠状に形成され、第2図の如くシ
リコンゴムのみで整形されたものあるいは第3図
の如くエポキシ樹脂の芯材121の両面にシリコ
ンゴム122を貼着したものを用いる。このパツ
キング材12の厚さは蓋体13の形状によつて異
なるが、第2図の如く平板状の蓋体13を用いる
ときは基板11上の回路素子を保護するに十分な
高さを確保する様にし、たとえば10mmの厚さに設
定する。第4図の如く蓋体13を有底の器状にし
たときは2〜3mm程度のシート状で十分である。
蓋体13はエポキシ樹脂を整形して形成し、第
2図の如く平板状でも、第4図の如く有底の器状
でも良い。蓋体13は基本的には基板11上の回
路素子を完全に覆う機能を有すれば十分である。
固着片14は第2図及び第4図の如くコ字状に
金属板を整形して形成され、蓋体13と基板11
とを圧着して挾持できる間隔を有する様に配慮す
る。この結果パツキング材12が圧着されるので
容易に密封構造が実現できる。また固着片14の
一端は基板11の反対主面に設けた切り欠き部1
5に嵌め込まれて固着性を良くし、且つ基板11
の放熱板への取付けの障害とならないようにす
る。更に第4図の如く蓋体13にも切り欠き部1
5を形成して固着片14を混成集積回路の側面の
みに露出するようにすると美感も向上できる。斯
る金属片14は基板11の四隅あるいはその近傍
に配置され、基板11が大きくなればその数を適
宜増やす。
斯上した本発明の構造に依れば、パツキング材
12および固着片14によつて密封構造を達成で
きるので、以下の数々の利点を生ずる。
第1に完全に乾式シールとなるので、封止工程
の湿式シールの設備を全く不要にでき、接着を行
なわないので流れ作業による機械的な封止を行な
える。この結果従来不可能とされていた封止工程
の自動化も容易に達成できる。
第2に基板11として金属を用いると、固着片
14によるカシメを強くしても基板11の割れる
危惧はなく、密封度も良好となる。
第3に固着片14をはずすことにより容易に蓋
体を開けられるので、不良の解明に便利である。
また部品の交換により再生も行うことが可能であ
る。
以上に詳述した如く本発明は混成集積回路では
従来皆無であつた乾式シールを容易に実現でき、
且つ製造の自動化も可能とした。更にチツプ素子
の普及により素子自体の耐湿性が著しく向上した
今日では本発明の乾式シールがこれからの混成集
積回路の主流となるのは明らかである。
【図面の簡単な説明】
第1図は従来例を説明する断面図、第2図乃至
第4図は本発明の実施例を説明する断面図であ
る。 主な図番の説明、11は混成集積回路基板、1
2はパツキング材、13は蓋体、14は固着片で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 所望の回路素子を組込んだ混成集積回路基板
    と該基板の周端部に配置される枠状のパツキング
    材と該パツキング材に当接し前記基板を覆う蓋体
    と前記基板と蓋体とを加圧して挾持する固着片と
    を具備することを特徴とする混成集積回路。 2 特許請求の範囲第1項に於いて、前記パツキ
    ング材により前記蓋体と基板とを所望の間隔に離
    間させることを特徴とする混成集積回路。 3 特許請求の範囲第1項に於いて、前記パツキ
    ング材を樹脂枠体の両面にシリコンゴムを接着す
    ることを特徴とする混成集積回路。 4 特許請求の範囲第1項に於いて、前記固着片
    の一端を前記基板の底面の切り欠き部に嵌着する
    ことを特徴とする混成集積回路。
JP3744482A 1982-03-09 1982-03-09 混成集積回路 Granted JPS58154250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3744482A JPS58154250A (ja) 1982-03-09 1982-03-09 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3744482A JPS58154250A (ja) 1982-03-09 1982-03-09 混成集積回路

Publications (2)

Publication Number Publication Date
JPS58154250A JPS58154250A (ja) 1983-09-13
JPH0354469B2 true JPH0354469B2 (ja) 1991-08-20

Family

ID=12497670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3744482A Granted JPS58154250A (ja) 1982-03-09 1982-03-09 混成集積回路

Country Status (1)

Country Link
JP (1) JPS58154250A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484772A3 (en) * 1990-11-08 1992-08-26 National Semiconductor Corporation Semiconductor package and method of fabrication
JP4898330B2 (ja) * 2006-07-14 2012-03-14 三菱重工印刷紙工機械株式会社 ウェブ折り畳み装置及び輪転印刷機
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
CN102915976B (zh) * 2012-10-08 2015-07-29 华东光电集成器件研究所 一种耐高过载的集成电路

Also Published As

Publication number Publication date
JPS58154250A (ja) 1983-09-13

Similar Documents

Publication Publication Date Title
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
TW360958B (en) Resin sealing type semiconductor device and manufacturing method thereof
CA1209653A (en) Solid electrolyte capacitor
JPH0354469B2 (ja)
JPH04206658A (ja) ハーメチックシール型電気回路装置
JPH0779114B2 (ja) 絶縁材料製の枠の開放部内に懸架されたicを基板上に取付ける方法
JPH06334070A (ja) 混成集積回路装置
JP2998484B2 (ja) 半導体装置用リードフレーム
JPH043500Y2 (ja)
JP3693450B2 (ja) 固体イメージセンサ装置
JPS5812447Y2 (ja) 半導体装置
JPH01101655A (ja) 半導体装置のパッケージ
JPS58153354A (ja) 混成集積回路
JPS605630Y2 (ja) 弾性表面波装置
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JP2725719B2 (ja) 電子部品及びその製造方法
JPH0249727Y2 (ja)
JPH01236588A (ja) 異方導電性接着体
JPS6236299Y2 (ja)
JP2739349B2 (ja) 電子部品搭載用基板
JPH0115166Y2 (ja)
JP3007635B2 (ja) 電子機構部品の開口部にカバーシートを形成する方法
JPH0349398Y2 (ja)
JPH03259364A (ja) カード型電子機器
JPH039321Y2 (ja)